[发明专利]一种高电源抑制比全CMOS基准电压源有效

专利信息
申请号: 201710170849.7 申请日: 2017-03-21
公开(公告)号: CN106843358B 公开(公告)日: 2018-02-16
发明(设计)人: 岳宏卫;龚全熙;朱智勇;徐卫林;吴超飞;孙晓菲;汤寒雪;邓进丽 申请(专利权)人: 桂林电子科技大学
主分类号: G05F1/567 分类号: G05F1/567
代理公司: 桂林市持衡专利商标事务所有限公司45107 代理人: 陈跃琳
地址: 541004 广西*** 国省代码: 广西;45
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 电源 抑制 cmos 基准 电压
【说明书】:

技术领域

发明涉及集成电路技术领域,具体涉及一种高电源抑制比全CMOS基准电压源。

背景技术

基准电压源在数模混合电路和模拟混合电路中是一个重要的模块,常常被应用于电压管理芯片、数模转换器(DAC)、模数转换器(ADC)和锁相环(PLL)、低压差线性稳压器(LDO)等电路中,基准电压源为系统提供直流参考电压。高精度、高稳定性的基准电压源是高性能模拟集成电路的必要单元。鉴于具有低温度系数、高电源抑制比、以及能与标准CMOS工艺相兼容等优点,使得CMOS基准电压源电路获得了广泛的研究和应用,它为系统提供一个受电源电压、工艺参数和温度变化影响很小的直流电压或电流,其性能直接影响到了系统的精度和稳定性。

随着集成电路系统的进一步复杂化,对于模拟集成电路基本模块,如ADC、DAC、LDO等电路提出了更高的精度及速度要求,这就使得对片内集成的CMOS基准电压源提出了更高的要求。此外,CMOS基准电压源在根据不同的应用需要满足低电源电压、高精度、低功耗、高电源抑制比(PSRR)和低电压调整率(LS)等不同要求。因此,研究设计满足不同性能要求的不同电路结构的CMOS基准电压源具有现实意义和实用价值。

发明内容

本发明所要解决的技术问题是现有基准电压源版图面积大,功耗高,以及电源抑制比较低的问题,提供一种高电源抑制比全CMOS基准电压源。

为解决上述问题,本发明是通过以下技术方案实现的:

一种高电源抑制比全CMOS基准电压源,包括基准电压源,该基准电压源包括启动电路、电流源电路和温度补偿电路;启动电路的输出端连接电流源电路的输入端,电流源电路的输出端连接温度补偿电路的输入端,温度补偿电路的输出端形成整个基准电压源的输出端;

启动电路,帮助基准源摆脱简并偏置点,进入正常工作状态;

电流源电路,利用工作在亚阈值区MOS管工作特性,产生纳安量级的基准电流;采用共源共栅电流镜,抑制电源噪声;采用工作在线性区的MOS管代替传统基准电压源中的电阻,为基准电压产生电路提供电流偏置;

温度补偿电路,利用不同的MOS管形成栅源电压差,通过相互调节,得到一个与温度无关的参考电压。

上述方案中,形成栅源电压差的MOS管是1.8V的MOS管和3.3V的MOS管。

上述方案中,启动电路包括PMOS管M1、M2、M3,NMOS管M4、M5,以及电容C1;PMOS管M1和M3的源极连接到电源VDD;电容C1的下极板和NMOS管M4和M5的源极连接到地GND;PMOS管M1的栅极和漏极与PMOS管M2的源极相连接;PMOS管M2的栅极和漏极、PMOS管M3的栅极、NMOS管M4的栅极与电容C1的上极板相连接;PMOS管M3和NMOS管M4的漏极与NMOS管M5的栅极相连接;NMOS管M5的漏极形成启动电路的输出端,并与电流源电路的输入端连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桂林电子科技大学,未经桂林电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710170849.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top