[发明专利]形成用于心轴及非心轴互连线的自对准连续性区块的方法

说明书

技术领域

本发明有关于半导体装置及其制法。更特别的是，本发明有关于在集成电路中形成电性互连系统的图案的各种方法。

背景技术

随着持续微小化以及对于超高密度集成电路的速度及机能的要求递增，诸如晶体管、二极管、电容器之类的半导体装置需要在装置之间更复杂密集地封装的电性互连系统。制造此类互连系统的习知制程已使用于一系列的光刻制程以图案化及设置金属互连线及通孔于介电层上以形成金属化层。该金属化层会设置于有主动半导体装置埋藏于其中的基板上方，而该互连系统会在装置之间提供接触及互连。

先前，光刻制程是以二维(2D)尺度进行，亦即，在单一金属化层上，其中几何复杂图案是设置在一层级上以形成装置之间的互连。不过，当前光刻制程的解析度在约90纳米(nm)的间距就会变得模糊到足以使得如此复杂的图案化不可靠。在金属化最稠密的头两个金属化层(M1及M2)尤其如此。

因此，如图1的示范先前技术所示，在较低的技术级尺寸(technology class size)，例如10纳米级尺寸，或在重复间距距离不大于40纳米时，自对准双重图案化(SADP)制程此时用来提供包括多层阵列的互连系统10，该阵列由设置于介电层16中的数对平行笔直金属化沟槽(或互连线)12及14组成。各介电层16的互连线12及14的阵列与毗邻介电层的阵列(未图示)的相对方向常有90度角。该多个介电层与由数个通孔组成的系统连接，使得，一旦该沟槽及通孔被金属化，互连系统10的层级之间就会有电性连续性。

为了提供装置机能，阻断相邻互连线12及14的电连续性的多个未对准介电区块18及20会被图案化在特定位置的介电层中，以引导介电层16与装置之间的电流流动。通过一系列的光刻制程，区块18及20被图案化于介电层16中。在示范理想情况下，如图1所示，光刻制程经完全对准成区块18可打断与任何相邻互连线14有关但不伸入互连线14的精确主动互连线12。另外，区块20打断互连线14而不伸入任何邻线12。

问题是，光刻欠对准(lithographic misalignment)或重叠(overlay)在较低的技术节点尺寸是重大的问题，例如在技术级尺寸不大于10纳米时或在重复间距距离不大于40纳米时。重叠为两个光刻层(或步骤)的对准程度的度量。重叠可在X或Y方向并且用长度单元表示。

量产时，考虑到在最差的三标准差(3sigma)情形下的重叠控制，经光刻设置的介电区块18及20必须大到足以确保它们总是会切断应该切断的主动线(亦即，各自为线12及14)而不会剪到任何邻线。在例示最差的三标准差情形下，如图2的先前技术所示，至少以10纳米级或更小而言或以40纳米或更小的间距而言，在少数几个可接受的情形下，当前最先进的三标准差重叠控制没有精确到足以防止介电区块18及20过度伸入主动邻线。亦即，区块18伸入邻线14以及区块20伸入邻线12的失败率会在工业可接受的三标准差标准之外。

区块18(应该只切断线12)不必要地过度伸入邻线14，以及区块20(与线14相关)不必要地过度伸入邻线12，在最差条件下可能完全打断错线的电性连续性。另外，不经意地只被部分切断的线可能仍然传导一段时间，但是会过热而提前失效。

因此，亟须一种对于能容忍光刻欠对准或重叠的互连线进行图案化的方法。另外，亟须一种方法，其能够图案化在互连线之间的介电区块使得该区块不会剪到邻线。

发明内容

本发明通过提供一种优于且可替代先前技术的方法，其能够在集成电路中形成互连线及相关连续性介电区块的图案。该图案包括用于形成贝塔及伽马互连线的数个交替的贝塔及伽马区域。该图案也包括至少一贝塔区块掩模部用于形成越过贝塔线的连续性贝塔介电区块，其中该贝塔介电区块不伸入伽马线。该图案更包括至少一伽马区块掩模部用于形成越过伽马线的连续性伽马介电区块，其中该伽马介电区块不伸入贝塔线。