[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底上具有半导体层，所述半导体层暴露出部分基底；对部分基底进行绝缘处理形成氧化层，未形成氧化层的基底形成衬底，所述氧化层位于所述衬底与半导体层之间；所述绝缘处理之后，在所述半导体层中形成导电掺杂区。其中，通过对所述基底进行绝缘处理形成衬底和位于衬底与半导体层之间的氧化层。形成的半导体结构在工作过程中，所述导电掺杂区用于导电。所述氧化层能够阻挡所述导电掺杂区中载流子向衬底中迁移，从而能够降低所形成半导体结构的漏电流，改善所形成半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管。

然而，随着器件面积的不断缩小，问题也随之产生。随着晶体管尺寸的急剧减小，晶体管沟道的长度不断缩小，使晶体管的沟道漏电流增大。特别是沟道下方掺杂浓度较低，使得晶体管漏电流较大，源区和漏区很容易发生穿通。

现有技术形成的半导体结构的漏电流较大，容易发生源漏穿通。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够减小半导体结构的漏电流，抑制源漏穿通。

为解决上述问题，本发明提供一种半导体的形成方法，包括：提供基底，所述基底上具有半导体层，所述半导体层暴露出部分基底；对部分基底进行绝缘处理形成氧化层，未形成氧化层的基底形成衬底，所述氧化层位于所述衬底与半导体层之间；所述绝缘处理之后，在所述半导体层中形成导电掺杂区。

可选的，形成所述基底和半导体层的步骤包括：提供初始基底，所述初始基底包括基底区和位于所述基底区上的器件区；对所述器件区初始基底进行刻蚀，在所述器件区形成半导体层，并在所述基底区形成基底。

可选的，所述绝缘处理的步骤包括：在所述半导体层暴露出的基底中形成凹槽；形成所述凹槽之后，对部分基底进行氧化处理形成所述氧化层，未被氧化的基底形成衬底。

可选的，所述氧化处理之前，还包括：形成覆盖所述凹槽侧壁的保护层。

可选的，通过离子注入在所述凹槽侧壁的基底中注入钝化离子，形成所述保护层。

可选的，所述钝化离子包括：氮离子、碳离子和氟离子中的一种或多种组合。

可选的，所述离子注入的工艺参数包括：所述钝化离子的剂量为5E13atoms/cm²～5E14atoms/cm²；注入能量为4KeV～20KeV；注入角度小于35度。

可选的，所述衬底用于接电压，所述凹槽侧壁与所述基底表面之间具有钝角夹角。

可选的，形成所述凹槽的工艺包括各向异性干法刻蚀。

可选的，所述离子注入之后，形成所述保护层的步骤还包括：对所述衬底进行退火处理。

可选的，形成所述保护层的工艺包括化学气相沉积工艺。

可选的，所述保护层的材料为氮化硅。

可选的，所述凹槽顶部沿垂直于所述凹槽延伸方向上的尺寸为20nm～60nm；所述半导体层在垂直于所述半导体层延伸方向上的尺寸为10nm～60nm。

可选的，形成所述凹槽之前，还包括：形成覆盖所述半导体层侧壁的侧墙。

可选的，所述侧墙的材料为氮化硅或氮氧化硅；所述侧墙的厚度为4nm～8nm。

可选的，所述绝缘处理之后，还包括：在所述半导体层两侧的衬底中形成隔离层。