[发明专利]存储器件及其操作方法

说明书

一种存储器件可以包括：单元阵列，所述单元阵列包括主区域和相邻区域，多个主存储单元设置在主区域中，且多个相邻存储单元设置在相邻区域中；控制电路，所述控制电路适用于控制单元阵列的行操作和列操作；以及相邻区域控制器，所述相邻区域控制器适用于控制相邻存储单元，使得相邻存储单元在与主存储单元不同的条件下来操作。

相关申请的交叉引用

本专利申请要求2016年7月12日在韩国知识产权局(KIPO)提交的申请号为10-2016-0088089的韩国专利申请的优先权，其公开内容通过整体引用并入本文。

技术领域

本发明的实施例涉及一种存储器件及其操作方法。

背景技术

诸如动态随机存取存储器(DRAM)的半导体存储器件的存储单元包括用作开关的晶体管和用于储存电荷(数据)的电容器。根据存储单元中是否储存电荷(即，电容器的端电压是高还是低)，储存在存储单元中的数据可以是高逻辑(1)或低逻辑(0)。

储存数据需要维持电容器中的电荷。然而，由于由MOS晶体管的PN结引起的泄漏电流，因此储存在电容器中的初始电荷可能随时间劣化并且最终消失。因此，数据可能丢失。为了防止这种数据丢失，在数据丢失之前读取储存在存储单元中的数据，并且根据读取的信息对存储单元再充电。这种操作通常被周期性地重复以保留数据，并且被称为刷新操作。

通常，每当刷新命令从存储器控制器被输入到存储器时执行刷新操作。考虑到存储器的数据保留时间，存储器控制器以预定时间间隔将刷新命令输入到存储器。例如，当存储器的数据保留时间为64ms并且只有在刷新命令被输入8000次的情况下才能刷新存储器的全部存储单元时，存储器控制器在每个64ms的周期期间向存储器件输入8000个刷新命令。

此外，当包括在存储器件中的一些存储单元的数据保留时间在存储器件的测试过程期间未超出定义的参考时间时，存储器件被处理为失败，并且存储器件被丢弃。当然这导致在存储器件的制造过程中成品率较低。

此外，在由于制造后原因而出现弱单元时，即使已经通过初始质量测试的存储器件也可能引起错误。

由于集成在单个芯片中的单元的数量已经增加到数千万或更多，所以尽管制造工艺改进了，但是弱单元将出现的概率同样增加。除非对这样的弱单元执行精确测试，否则不能确保半导体存储器件的可靠性。因此，正在进行研究以开发用于检测弱单元的改进的器件和方法。

发明内容

本发明的各种实施例涉及一种存储器件及其控制方法，该存储器件能够通过在与存储单元阵列的主区域的剩余存储单元不同的条件下来操作相邻区域的存储单元以减少错误。

在一个实施例中，一种存储器件可以包括：单元阵列，所述单元阵列包括主区域和相邻区域，多个主存储单元设置在主区域中，且多个相邻存储单元设置在相邻区域中；控制电路，所述控制电路适用于控制单元阵列的行操作和列操作；以及相邻区域控制器，所述相邻区域控制器适用于控制相邻存储单元，使得相邻存储单元在与主存储单元不同的条件下来操作。

在一个实施例中，一种存储器件可以包括：单元阵列，所述单元阵列包括以矩阵形状布置的多个子单元阵列；控制电路，所述控制电路适用于控制单元阵列的行操作和列操作；以及相邻区域控制器，所述相邻区域控制器适用于控制子单元阵列之中布置在与控制电路相邻的区域中的子单元阵列中所包括的存储单元的全部或部分，使得存储单元的全部或部分在与包括在其它子单元阵列中的存储单元不同的条件下来操作。

在一个实施例中，提供一种用于操作存储器件的方法，所述存储器件包括包括有多个存储单元的单元阵列以及用于控制单元阵列的行操作和列操作的控制电路。所述方法可以包括：储存多个存储单元之中布置在与控制电路相邻的区域中的存储单元的地址；以及控制布置在与控制电路相邻的区域中的存储单元，使得所述存储单元在与存储单元阵列的剩余存储单元不同的条件下来操作