[发明专利]半导体结构的制造方法

说明书

半导体结构的制造方法包含在导电部件上形成介电层，在介电层上形成具有第一开口的第一掩模。在第一掩模上形成第二掩模，在第二掩模上形成具有第二开口的第三掩模。在第三掩模上形成具有第三开口的第四掩模，第三开口的一部分与第二开口重叠。将第三开口的此部分转移至第二掩模以形成第四开口，第四开口的一部分与第一开口重叠。将第四开口的此部分转移至介电层以形成第五开口。第五开口延伸至介电层中以形成延伸的第五开口，延伸的第五开口暴露出导电部件，将导电材料填入延伸的第五开口。

技术领域

本公开实施例涉及半导体结构的制造方法，特别涉及使用自我对准(self-aligned)的工艺以在半导体结构内形成互连(interconnect)的方法。

背景技术

一般而言，有源元件和无源元件形成于半导体基底上和半导体基底内。一旦形成后，这些有源元件和无源元件可使用一系列的导电和绝缘层彼此连接和连接至外部元件，这些层可帮助将各种的有源元件和无源元件互连，以及通过例如接触垫提供电性连接至外部元件。

为了在这些层内形成这些互连结构，可采用一系列的光刻(photolithographic)、蚀刻、沉积和平坦化技术。然而，当有源和无源元件的尺寸缩小，导致互连结构的尺寸也需要缩小，这些技术的使用也变得越来越复杂。因此，期望能改善互连结构和其工艺以缩小整体装置，使得整体装置更便宜、更有效率且更少缺陷或问题。

发明内容

根据一些实施例，提供半导体结构的制造方法。此半导体结构的制造方法包含在导电部件(feature)上形成介电层，在介电层上形成第一掩模，将第一掩模图案化以在第一掩模内形成第一开口。此半导体结构的制造方法还包含在第一掩模上形成第二掩模，在第二掩模上形成第三掩模，将第三掩模图案化以在第三掩模内形成第二开口。此半导体结构的制造方法更包含在第三掩模上形成第四掩模，将第四掩模图案化以在第四掩模内形成第三开口，在俯视图中，第三开口的一部分与第二开口重叠。将第三开口的此部分转移至第二掩模，藉此在第二掩模内形成第四开口，在俯视图中，第四开口的一部分与第一开口重叠。将第四开口的此部分转移至介电层，藉此在介电层内形成第五开口，第五开口的底部在介电层中。此外，半导体结构的制造方法还包含将第五开口延伸至介电层中，藉此形成延伸的第五开口，延伸的第五开口暴露出导电部件的至少一部分，以及将导电材料填入延伸的第五开口。

根据另一些实施例，提供半导体结构的制造方法。此半导体结构的制造方法包含在金属化层上形成介电层，在介电层上形成第一掩模，蚀刻第一掩模以在第一掩模内形成第一开口。此半导体结构的制造方法还包含在第一掩模上形成第二掩模，在第二掩模上形成第三掩模，蚀刻第三掩模以在第三掩模内形成第二开口，在俯视图中，第一开口与第二开口重叠。此半导体结构的制造方法更包含在第三掩模上形成第四掩模，第四掩模具有第三开口在其中，在俯视图中，第三开口的一部分与第二开口重叠，蚀刻第二掩模以将第三开口的此部分转移至第二掩模，藉此在第二掩模内形成第四开口，在俯视图中，第四开口的一部分与第一开口重叠。使用第一掩模和第二掩模作为组合的蚀刻掩模，蚀刻介电层以在介电层内形成第五开口，第五开口的底部在介电层的最底面上方。此外，半导体结构的制造方法还包含使用第一掩模作为蚀刻掩模蚀刻介电层以在介电层内形成第六开口，以及将第五开口延伸且在介电层内形成延伸的第五开口，此延伸的第五开口暴露出金属化层的导电部件，将导电材料填入延伸的第五开口和第六开口。