[发明专利]一种平坦化方法

说明书

本发明公开一种平坦化方法，包含提供基底，其上形成有一半导体结构。在基底上形成介电层，在介电层上形成掩模层。进行第一化学机械研磨制作工艺以移除半导体结构正上方的部分掩模层，形成开口暴露出部分介电层。进行一蚀刻制作工艺，自开口各向同性地移除部分介电层。移除掩模层后，对剩余的介电层进行第二化学机械研磨制作工艺。

技术领域

本发明涉及半导体制作工艺领域，特别涉及一种平坦化方法。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及控制电路所在的周边区(peripheral area)。一般而言，各存储单元是由一晶体管(transistor)连接一电容器(capacitor)的结构(1T1C)，通过电容存储电荷来达到存储数据的目的。

随着制作工艺世代的演进，为了缩小存储单元的尺寸而制作出具备更高集密度的芯片，存储器的结构已朝向三维(three-dimensional)发展，例如采用冠式电容结构(crown-type capacitor)，其存储单元的电容是以垂直的方向设置在晶体管上，不仅可大幅减少电容占据的平面面积，制作上也更具弹性，例如可简单通过增加电容的高度来增加电容的电极的接触面积而得到更大的电容量。

然而，冠式电容结构(crown-type capacitor)使得存储器的阵列区和周边区之间具有明显的阶梯差(step height)，造成后续平坦化制作工艺的控制更加困难。因此，本领域仍须要一种改良的平坦化制作工艺，可克服明显的阶梯差而得到一平坦的上表面。

发明内容

本发明目的在于提供一种改良的平坦化方法，可较准确控制而制作出理想的平坦上表面。

本发明提供的平坦化方法，包含下列步骤。首先，提供一基底，一半导体结构形成于该基底上。然后于基底上形成一介电层，其中该介电层覆盖该半导体结构的部分具有一第二表面，其余部分具有一第二表面。接着于该介电层上形成一掩模层，并进行一第一化学机械研磨制作工艺，以移除该半导体结构正上方的该掩模层而形成一开口，暴露出该介电层。进行一蚀刻制作工艺，自该开口移除该介电层至一第三表面。后续，移除该掩模层后，进行一第二化学机械研磨制作工艺。

附图说明

图1至图5为本发明第一实施例的平坦化方法的步骤剖面示意图；

图6为本发明第一实施例的一变化型的示意图；

图7至图10为本发明第二实施例的平坦化方法的步骤剖面示意图。

主要元件符号说明

10 基底 18 第一化学机械研磨制作工艺

12 半导体结构 22 蚀刻制作工艺

12a 顶面 24 移除制作工艺

14 介电层 26 第二化学机械研磨制作工艺

14a 第一表面 28 盖层

14b 第二表面 H 高度(厚度)

14c 第三表面 H1 阶梯差

16 掩模层 H2 阶梯差

16a 开口 H3 阶梯差