[发明专利]电子系统及其上、下电状态检测电路

权利要求书

1.一种电子系统的上、下电状态检测电路，所述电子系统包括主电路和IO接口电路，其特征在于，所述上、下电状态检测电路包括：

第一电平转换电路，其第一输入端接入所述主电路的电源电压，其第二输入端接入所述IO接口电路的电源电压，所述第一电平转换电路适于对所述主电路的电源电压进行电平转换，以产生上下电检测信号，所述上下电检测信号处于所述IO接口电路的电源电压界定的电源域。

2.根据权利要求1所述的上、下电状态检测电路，其特征在于，所述第一电平转换电路包括：

第一N型开关，适于在其控制端为逻辑高电平时导通并在其控制端为逻辑低电平时关断，所述第一N型开关的控制端耦接所述第一电平转换电路的第一输入端，所述第一N型开关的第一端耦接参考端，所述IO接口电路的电源电压经由第一P型开关接入所述第一N型开关的第二端，其中，所述参考端为逻辑低电平；

第一反相器，其输入端耦接所述第一N型开关的控制端，其正电源端直接或间接地接入所述IO接口电路的电源电压，其负电源端耦接所述参考端；

第二N型开关，适于在其控制端为逻辑高电平时导通并在其控制端为逻辑低电平时关断，所述第二N型开关的控制端耦接所述第一反相器的输出端，所述第二N型开关的第一端耦接所述参考端，所述IO接口电路的电源电压经由第二P型开关接入所述第二N型开关的第二端；

所述第一P型开关，适于在其控制端为逻辑低电平时导通并在其控制端为逻辑高电平时关断，所述第一P型开关的第一端接入所述IO接口电路的电源电压，所述第一P型开关的第二端耦接所述第一N型开关；

所述第二P型开关，适于在其控制端为逻辑低电平时导通并在其控制端为逻辑高电平时关断，所述第二P型开关的第一端接入所述IO接口电路的电源电压，所述第二P型开关的第二端耦接所述第二N型开关。

3.根据权利要求2所述的上、下电状态检测电路，其特征在于，还包括：

降压电路，适于对所述IO接口电路的电源电压进行降压，所述第一反相器的正电源端经由所述降压电路接入所述IO接口电路的电源电压。

4.根据权利要求3所述的上、下电状态检测电路，其特征在于，所述降压电路包括：一个二极管或串联的多个二极管。

5.根据权利要求4所述的上、下电状态检测电路，其特征在于，所述二极管包括：

第一PMOS管，其栅极耦接其漏极并耦接所述二极管的负极，其源极耦接所述二极管的正极。

6.根据权利要求4或5所述的上、下电状态检测电路，其特征在于，所述一个二极管或所述多个二极管与各自的导通控制电路并联，所述导通控制电路接入对应的控制信号和使能信号，当所述使能信号为有效电平时，所述导通控制电路导通以使得所述二极管被短接，当所述使能信号为无效电平时，所述导通控制电路根据所述控制信号导通或者断路。

7.根据权利要求6所述的上、下电状态检测电路，其特征在于，所述控制信号由所述主电路提供；所述使能信号为所述上下电检测信号或者基于所述上下电检测信号生成，当所述主电路上电时，所述使能信号为所述无效电平，当所述主电路下电时，所述使能信号为所述有效电平。

8.根据权利要求7所述的上、下电状态检测电路，其特征在于，所述导通控制电路包括：

短接开关，其控制端接入所述控制信号，其第一端耦接所述二极管的正极，其第二端耦接所述二极管的负极；

使能开关，适于在其控制端为所述有效电平时导通并在其控制端为所述无效电平时关断，其控制端接入所述使能信号，其第一端耦接所述短接开关的控制端，其第二端耦接所述参考端。

9.根据权利要求8所述的上、下电状态检测电路，其特征在于，所述短接开关为第二PMOS管，所述使能开关为NMOS管。