[发明专利]存储系统及其操作方法

说明书

一种用于操作存储系统的方法，所述存储系统包括随机访问存储器RAM和三维非易失性存储器，所述三维非易失性存储器包括页缓冲器和布置在第一行中并被配置为将第一页数据和第二页数据存储为多比特数据的多级存储单元，所述方法包括：擦除第一行的多级存储单元；从外部设备接收第一页数据和第二页数据；将第一页数据存储到RAM；将第二页数据存储到RAM；将第一页数据加载到页缓冲器；将第二页数据加载到页缓冲器；以及通过将存储在页缓冲器中的第一页数据和存储在页缓冲器中的第二页数据同时编程到所述第一行的经擦除的多级存储单元，来执行对多比特数据的一次性编程过程。

本申请是以下申请的分案申请：申请号：201310168094.9；申请日：2013年5月6日；发明名称：包括三维非易失性存储设备的系统及其编程方法

技术领域

本发明构思涉及存储系统及其操作方法。

背景技术

半导体存储设备根据其工作特性可以被分类为易失性和非易失性。易失性存储设备在所施加的电力消失时丢失所存储的数据，并且包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储设备能够在所施加的电力消失时保持所存储的数据，并且包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、诸如快闪存储器的电可擦除和可编程ROM(EEPROM)、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。

快闪存储器已经成为特别重要的类型的非易失性存储器，并且包括NOR类型和NAND类型。

近年来，提出了所谓的三维存储器架构和结构，以进一步提高快闪存储器的集成密度。总的来说，三维快闪存储器包括存储单元被堆叠在主基底上的一个或多个半导体结构。与传统的二维(或平面)存储器相比，三维存储器提供了集成和成本上的优势。然而，必须提高三维存储器的可靠性。

发明内容

在一个实施例中，本发明构思提供了一种用于存储系统的编程方法，所述存储系统包括三维非易失性存储器和随机存取存储器，所述三维非易失性存储器具有页缓冲器和沿行方向布置的多级存储单元。所述方法包括：接收外部提供的编程数据，确定所接收的编程数据是否是与存储单元相关联并且对应于多页数据的全部数据，以及当确定所接收的编程数据是全部数据时，通过将所述多页数据加载到页缓冲器，然后将所述多页数据的比特从页缓冲器同时编程到存储单元，来对所述编程数据编程，否则将所接收的编程数据存储在随机存取存储器中。

在另一实施例中，本发明构思提供了一种用于存储系统的编程方法,该存储系统包括控制器、具有页缓冲器和沿行方向布置的多级存储单元的三维非易失性存储器、以及随机存取存储器。该方法包括：在控制器中接收外部提供的多页编程数据；将所接收的编程数据存储在随机存取存储器中，直到存储在随机存取存储器中的所接收的编程数据是与存储单元相关联并且对应于多页数据的全部数据为止；将该多页数据加载到页缓冲器中，并且将所述多页数据从页缓冲器同时编程到存储单元中。

在另一实施例中，本发明构思提供一种用于存储系统的编程方法,该存储系统包括控制器、具有页缓冲器和沿行方向布置的N比特存储单元的三维非易失性存储器、以及随机存取存储器。该方法包括：在控制器中接收N比特数据的第一比特，并且将该N比特数据的第一比特存储在随机存取存储器中；在将该N比特数据的第一比特存储在随机存取存储器中之后，在控制器中接收N比特数据的第二比特，其中，该N比特数据的至少第一比特和第二比特的组合是与存储单元相关联并且对应于多页数据的全部数据；将所述多页数据加载到页缓冲器中，其中，将所述多页数据加载到页缓冲器中包括：将该N比特数据的第一比特从随机存取存储器传递到页缓冲器中，并且将该N比特数据的第二比特通过绕开随机存取存储器而直接从控制器传递到页缓冲器中；以及将所述多页数据从页缓冲器同时编程到存储单元中。