[发明专利]一种FPGA并行阵列模块及其计算方法

说明书

本发明公开一种FPGA并行阵列模块，其连接至上位机，其包括依次设置的对外通信层、任务切分层和计算层；对外通信层用于与上位机进行通讯，其设有ARM主控模块，ARM主控模块用于实现软件自定义功能调用；ARM主控模块用于实现Linux软件流程，其设有接口模块，对外通信层通过接口模块连接至上位机，且ARM主控模块与接口模块之间设有破解模块；任务切分层用于对任务进行切分并均衡调度，任务切分层设有多个FPGA二级主控模块，FPGA二级主控模块用于进行复杂计算；计算层设有多个ASIC模块，ASIC模块用于进行简单计算；每个FPGA二级主控模块连接至多个ASIC模块。本发明采用独立的FPGA二级主控模块，合理分配资源，达到真正的FPGA并行计算，将FPGA的效能发挥到极致，提高了计算能力。

技术领域

本发明涉及FPGA阵列计算领域，尤其涉及一种FPGA并行阵列模块及其计算方法。

背景技术

目前的FPGA都是采用单板插接在PC主板上的方式进行单独计算，不能有效进行并行计算，而现有的高性能技术主要有GPU，单板FPGA，GPU能耗很高，而且受主板插槽的限制，在商用领域很难有太多GPU实现并行计算，

FPGA能耗低，但目前使用FPGA实现计算时，都是采用PCIE插槽的方式，普通主板也不能并行使用太多FPGA，故不能满足高效计算的需求。

综上，有必要设计一种FPGA并行阵列模块及其计算方法来弥补上述缺陷。

发明内容

本发明提出一种FPGA并行阵列模块及其计算方法，其解决了现有技术中计算能力低的缺陷。本发明采用多个独立的FPGA二级主控模块，并行多个ASIC模块，合理调度分配资源，达到真正的FPGA并行计算，将FPGA的效能发挥到极致，极大提高了计算能力。

本发明的技术方案是这样实现的：

本发明公开一种FPGA并行阵列模块，其连接至上位机，其包括依次设置的对外通信层、任务切分层和计算层；对外通信层、任务切分层、计算层均设有电源模块和散热模块；对外通信层用于与上位机进行通讯，对外通信层设有ARM主控模块，ARM主控模块用于实现软件自定义功能调用；ARM主控模块用于实现Linux软件流程，其设有接口模块，对外通信层通过接口模块连接至上位机，且ARM主控模块与接口模块之间设有破解模块；破解模块用于封装组织FPGA阵列，调度FPGA资源进行密钥计算，计算出正确的密钥；任务切分层用于对任务进行切分并均衡调度，任务切分层设有多个FPGA二级主控模块，FPGA二级主控模块用于进行复杂计算；计算层设有多个ASIC模块，ASIC模块用于进行简单计算；每个FPGA二级主控模块连接至多个ASIC模块；电源模块用于给ARM主控模块、FPGA二级主控模块、ASIC模块提供工作电源；散热模块用于给ARM主控模块、FPGA二级主控模块、ASIC模块散热。

其中，任务切分层进一步设有预设功能模块，其用于提前将复杂计算和简单计算进行设定；多个FPGA二级主控模块上设有第一计算功能识别模块，多个ASIC模块上设有第二计算功能识别模块，预设功能模块与第一计算功能识别模块、第二计算功能识别模块均连接。

其中，第一计算功能识别模块用于识别计算任务中的复杂计算，并将其与预设功能模块中定义的复杂计算进行比对；第二计算功能识别模块用于识别计算任务中的简单计算，并将其与预设功能模块中定义的简单计算进行比对。

其中，对外通信层进一步设有存储模块，存储模块用于数据存储。

其中，接口模块采用TCP/IP接口方式分别连接至上位机和ARM主控模块。

其中，FPGA二级主控模块设有十个、二十个、四十个或八十个。

其中，每个FPGA二级主控模块连接至十个ASIC模块或十二个ASIC模块。