[发明专利]一种FPRM电路面积与延时优化方法

说明书

本发明公开了一种FPRM电路面积与延时优化方法，通过建立FPRM电路面积与延时估算模型，然后建立p极性下的FPRM电路与多目标教学优化算法的关系映射，接着采用多目标教学优化算法搜索群体精英学生，所有群体精英学生组成FPRM电路的Pareto最优极性解集，最后计算得到Pareto最优极性解集中各极性下的FPRM电路的面积与延时；优点是有效地解决了多目标约束下大规模FPRM电路的极性综合优化问题，避免了权重设置的主观性，解决了传统加权函数法存在的对权重系数敏感、权重设置较难适用于不同类型的电路等问题，可以搜索到在不同需求条件下的电路面积与延时的Pareto最优解集，与其他多目标智能优化方案相比，本发明提出的方案具有更好的收敛性和分布均匀性，且优化结果精度更高。

技术领域

本发明涉及一种FPRM电路优化方法，尤其是涉及一种FPRM电路面积与延时优化方法。

背景技术

目前，超大规模集成电路(Very Large Scale Intergration,VLSI)的快速发展对电路结构设计的要求越来越高，在满足电路功能的基础上实现更小的面积、更低的功耗是电路综合中非常关键的优化目标。大量研究表明，与当前常用的Boolean逻辑电路相比，基于XOR/AND或XNOR/OR运算的RM逻辑电路具有更好的可测性，并在异或门逻辑使用较多的场合下，如奇偶校验、算术逻辑、通信等，表现出更为优秀的面积及功耗性能，为VLSI的综合优化提供了新的思路。固定极性(Fixed-polarity Reed-Muller,FPRM)表达式是RM逻辑电路中一种常用的逻辑规范表达。对于n个输入变量的逻辑函数，FPRM表达式有2ⁿ个固定极性，其中变量仅能以原变量或反变量的形式出现。FPRM表达式的优劣性由其对应的极性所决定，而FPRM表达式的优劣决定了FPRM电路的面积、延时大小等。因此，极性对于FPRM电路的延时、面积大小有着很大的影响。在目前FPRM电路的逻辑设计中，需要综合考虑面积和延时各方面的性能，从而提升电路的性能。因此，FPRM电路极性优化问题实则是一个综合优化面积和延时的多目标优化问题。

目前优化FPRM电路面积与延时的主要方法是构建延时模型及面积模型后，采用加权函数法进行优化，加权函数法为延时模型及面积模型各自分配权重系数，将FPRM电路的多目标优化问题转化成单目标问题进行处理。然而，采用加权函数法进行面积与延时优化时，不同权重系数对优化结果影响较大，优化结果精度不高，同时权重系数的选择严重依赖于先验知识及主观判断；并且，该方法只能获取在设定权重系数条件下的一个或者少数最优解，难于获得不同条件需求下的Pareto最优极性解集，弱化了决策选择的支撑能力。

发明内容

本发明所要解决的技术问题是提供一种可以搜索到在不同需求条件下的电路面积与延时的Pareto最优解集，优化结果精度较高的FPRM电路面积与延时优化方法。

本发明解决上述技术问题所采用的技术方案为：一种FPRM电路面积与延时优化方法，包括以下步骤：

①建立FPRM电路面积与延时估算模型：

①-1将FPRM电路用FPRM逻辑表达式表示为：