[发明专利]一种薄膜晶体管及制作方法、阵列基板、显示装置

说明书

本发明实施例提供一种薄膜晶体管及制作方法、阵列基板、显示装置，显示技术领域，能够提高针对源漏极的离子注入效率，降低源漏极与有源层的接触电阻。该薄膜晶体管包括设置于衬底基板上的源极、漏极、栅极、栅极绝缘层以及主要由多晶硅组成的有源层，且源极和漏极、栅极位于有源层的上方；源极和/或漏极在与有源层接触的区域具有至少一个通孔，有源层在对应通孔的区域掺杂有离子。

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制作方法、阵列基板、显示装置。

背景技术

随着显示技术的发展，对薄膜晶体管(Thin Film Transistor，TFT)半导体层的电子迁移率要求要来越高，低温多晶硅薄膜晶体管(Low Temperature Poly-silicon ThinFilm Transistor，LTPS TFT)应运而生，由于LTPS TFT迁移率高，同时可以在较低温条件(低于600℃)下制备而成，基底选择灵活，制备成本较低等优点，因此已被广泛地应用于包括电脑、手机等电子产品在内的各种电子显示器中。

如图1所示，以P型的LTPS TFT器件为例，该LTPS TFT包括形成于衬底基板10上的有源层(p-Si)101、源极102、漏极103、栅极绝缘层105以及栅极104，为了减小源极102、漏极103与沟道区域的电场，防止产生热载流子，降低源极102和漏极103与有源层(p-Si)101的接触电阻，如图1所示，在制作完栅极104后，需要通过离子注入设备，以栅极104为掩蔽图层，将p⁺离子(例如：硼离子)注入至源极102和漏极103下方的有源层(p-Si)101中。

然而，在上述p⁺离子注入过程中，源极102和漏极103会对p⁺离子的注入扩散产生一定的阻碍作用，从而导致p⁺离子的注入效率较低，进而使得源极102和漏极103与有源层(p-Si)101的接触电阻仍然较大。

发明内容

本发明的实施例提供一种薄膜晶体管及制作方法、阵列基板、显示装置，能够提高针对源漏极的离子注入效率，降低源漏极与有源层的接触电阻。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例一方面提供一种薄膜晶体管，包括设置于衬底基板上的源极、漏极、栅极、栅极绝缘层以及主要由多晶硅组成的有源层，且所述源极和所述漏极、所述栅极位于所述有源层的上方；所述源极和/或所述漏极在与所述有源层接触的区域具有至少一个通孔，所述有源层在对应所述通孔的区域掺杂有离子。

进一步的，所述有源层、所述源极和所述漏极、所述栅极绝缘层、所述栅极从下到上依次设置与所述衬底基板上。

进一步的，所述源极和/或所述漏极在与所述有源层接触的位置具有多个通孔。

进一步的，所述薄膜晶体管还包括位于所述有源层和所述栅极之间，且作为氢化处理的氢源的绝缘层。

进一步的，所述作为氢化处理的氢源的绝缘层为层间介质层；或者，所述作为氢化处理的氢源的绝缘层为所述栅极绝缘层。

进一步的，所述栅极为双栅极结构。

本发明实施例另一方面还提供一种薄膜晶体管的制备方法，包括：在衬底基板上形成主要由多晶硅组成的有源层；在形成有所述有源层的基板上形成栅极绝缘层；在形成有所述栅极绝缘层的基板上形成栅极；在形成有所述有源层的基板上形成源漏金属层，并通过构图工艺形成源极、漏极以及位于所述源极和/或所述漏极与所述有源层接触的区域的至少一个通孔；对形成有所述有源层、所述源极和所述漏极、所述栅极的基板进行离子掺杂，以使得所述有源层在对应所述通孔的区域掺杂有离子。