[发明专利]用于在高性能集成电路中集成锗的方法

说明书

技术领域

本公开涉及衬底处理方法，并且更具体地涉及用于在高性能集 成电路中集成锗的方法。

背景技术

这里提供的背景描述是为了一般地呈现本公开的背景的目的。 在该背景技术部分以及在提交时不会以其他方式认为是现有技术的描述的方 面中描述的程度上，目前署名的发明人的工作既不明确地也不隐含地被承认 为针对本公开的现有技术。

在许多高性能集成电路中使用P沟道金属氧化物半导体场效应 晶体管(PMOSFET)和n沟道MOSFET(NMOSFET)。降低接触电阻对于 进一步改善性能是重要的。虽然硅化镍(NiSi)提供良好的接触电阻，但是 NiSi包括作为中间间隙功函数材料(0.65eV)(类似于钴(Co)和钛 (Ti))的Si，并且容易形成限制性能的NiSi₂管。

金属绝缘体硅(MIS)结构也已用于降低接触电阻。然而，绝 缘体(通常为二氧化钛(TiO₂)或二氧化硅(SiO₂))在后续处理期间不保 持稳定。

用于降低接触电阻的另一种方法使用与Si直接接触的Ti金 属。Ti金属使用物理气相沉积(PVD)沉积，并且需要使用化学气相沉积 (CVD)沉积的氮化钛(TiN)帽(cap)。作为接触尺寸比例(dimension scale)，TiN帽消耗了大量的接触填充(contact fill)并具有高电阻。制造商 已诉诸昂贵的集成技术来回蚀(etch back)高电阻TiN帽并用低电阻金属填 充接触和/或金属栅极。界面电阻和接触材料电阻都需要减小。

在双硅化物集成中，为NMOSFET和PMOSFET提供低接触电 阻涉及使用不同的材料。积极研究双硅化物集成以降低硅化物和硅之间的电 阻。在该集成中，硅化物的功函数被定制以达到能带边缘。候选的是：使用 铱(Ir)、铂(Pt)或锇(Os)的PMOSFET>0.8eV，以及使用铒(Er)、 镱(Yb)、镝(Dy)或钆(Gd)的NMOSFET<0.3eV。

已经提出具有较高载流子迁移率的其它沟道材料来代替硅 (Si)。例如，锗(Ge)具有比Si高的电子和空穴迁移率。Ge是IV族元素 (如Si)，并且与当前的制造设备兼容。

Ge PMOSFET已经被证明具有良好的性能。然而，由于高寄生 电阻，Ge NMOSFET遭受差的驱动电流。金属/Ge界面处的金属费米能级被 钉扎在Ge价带附近，这导致对n型Ge的大势垒和高接触电阻(R_s)。需要 减小Rs以改善Ge NMOSFET性能并实现Ge器件。

发明内容

一种用于制造集成电路的方法包括：a)提供包括n型金属氧化 物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管 (PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟 道区包括锗；b)沉积并图案化掩模层以掩蔽所述PMOSFET的所述沟道区而 不掩蔽所述NMOSFET的所述沟道区；c)钝化所述衬底的暴露表面；d)去 除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积由 单一金属材料制成的金属接触层。

在其它特征中，在d)之后且在e)之前，在所述NMOSFET 的所述沟道区和所述PMOSFET的所述沟道区上沉积氧化物膜。钝化所述衬 底包括在所述NMOSFET的所述沟道区中注入选自硫离子和硒离子的离子。 钝化所述衬底包括使用选自由硫化铵((NH₄)₂S)和硫醇基自组装单层 (SAM)组成的群组中的材料进行衬底处理。钝化所述衬底包括使用选自由 溶解的氯化硒、氟氧化硒和氯氧化硒组成的群组中的液体进行衬底处理。钝 化所述衬底包括将所述衬底暴露于选自硫化氢(H₂S)和硒化氢(H₂Se)的 等离子体气体化学物质。

在其它特征中，所述PMOSFET和所述NMOSFET包括 FINFET。所述PMOSFET和所述NMOSFET包括全包围栅极(GAA)晶体 管。所述沟道区包括应变锗。所述沟道区包括锗浓度大于或等于85％的硅 锗。