[发明专利]半导体存储器件和制造该半导体存储器件的方法

权利要求书

1.一种制造半导体存储器件的方法，所述方法包括：

制备具有单元阵列区和接触区的衬底；

在所述衬底上形成薄膜结构，其包括形成由下部隔离区水平地隔离的牺牲膜图案，以及形成顺序地堆叠在所述牺牲膜图案上的牺牲膜；以及

形成两个或更多个开口，所述两个或更多个开口穿透所述薄膜结构以在暴露所述单元阵列区的所述下部隔离区的一部分的同时在一个方向上延伸，

其中所述下部隔离区形成于包括在所述两个或更多个开口之间的区域的区域中。

2.如权利要求1所述的方法，其中所述两个或更多个开口中的一个形成为具有比所述下部隔离区的长度长的长度。

3.如权利要求1所述的方法，其中所述两个或更多个开口中的一个形成为具有等于或窄于所述下部隔离区的宽度的宽度。

4.如权利要求1所述的方法，其中：

形成所述薄膜结构还包括形成初始隔离图案以填充所述下部隔离区，以及

形成所述两个或更多个开口包括去除所述初始隔离图案以形成隔离图案。

5.如权利要求4所述的方法，其中所述初始隔离图案由相对于所述牺牲膜具有蚀刻选择性的绝缘材料形成。

6.如权利要求1所述的方法，还包括，在形成所述两个或更多个开口之后：

通过去除所述牺牲膜图案和所述牺牲膜而形成凹入区；以及

在所述凹入区中局部地形成导电图案。

7.如权利要求6所述的方法，其中形成所述导电图案包括：

在相应的所述凹入区的内壁中形成数据存储膜；

形成导电膜以填充所述开口和其中形成有所述数据存储膜的所述凹入区；

通过去除所述开口中的所述导电膜而形成电极隔离区；以及

在所述电极隔离区中形成电极隔离图案。

8.如权利要求6所述的方法，其中：

所述凹入区包括通过去除所述牺牲膜图案形成的下部凹入区以及通过去除所述牺牲膜形成的上部凹入区，以及填充相同高度的所述上部凹入区的所述导电图案在所述接触区中彼此连接。

9.如权利要求1所述的方法，在形成所述开口之前，还包括：

形成穿透所述薄膜结构以连接到所述衬底的半导体图案。

10.如权利要求1所述的方法，还包括在形成所述薄膜结构之后，通过图案化所述薄膜结构在所述接触区中形成具有阶梯形状的图案结构，所述图案结构暴露所述下部隔离区。

11.一种半导体存储器件，包括：

衬底，其具有单元阵列区和接触区；

下部导电图案，其在所述衬底上；

中间导电图案，其顺序地堆叠在所述下部导电图案上；

上部导电图案，其在所述中间导电图案上；

电极隔离图案，其在穿过所述下部导电图案、所述中间导电图案和所述上部导电图案的同时在一个方向上彼此间隔开；

隔离图案，其形成在所述下部导电图案之间以电隔离所述下部导电图案，所述隔离图案被设置于包括在所述电极隔离图案之间的区域的区域中；以及

半导体图案，其穿透所述中间导电图案以连接到所述单元阵列区中的所述衬底。

12.如权利要求11所述的半导体存储器件，其中所述中间导电图案的端部分在所述隔离图案的上部分中彼此连接，所述端部分被布置在离所述衬底相同的距离处。

13.如权利要求11所述的半导体存储器件，其中所述下部导电图案通过所述电极隔离图案和所述隔离图案彼此电隔离。

14.如权利要求11所述的半导体存储器件，其中所述隔离图案具有大于所述电极隔离图案的宽度的宽度。