[发明专利]半导体装置及半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置及半导体装置的制造方法。

背景技术

在垂直型MOSFET等半导体装置中，已知耐压与导通电阻之间的折衷关系。作为确保耐压并且进行低导通电阻化的技术，已知超结半导体元件(例如，参照专利文献1)。

作为相关的现有技术文献，有下述文献。

专利文献1：日本特开平9-266311号公报

专利文献2：日本特开2013-84899号公报

专利文献3：日本专利第4696335号公报

专利文献4：日本特开2010-114152号公报

通常，在超结半导体元件中，在形成超结结构之后形成源极区等MOS结构。因此，由于形成MOS结构时的热历程而会引起超结结构中的p型区和n型区的杂质扩散，难以形成良好的超结结构。在微细间距的超结半导体元件中，该课题变得更明显。

发明内容

在本发明的第一方式中，提供一种半导体装置。半导体装置可以具备：半导体基板；第一导电型的漂移区，其形成于半导体基板的上表面侧；第二导电型的基极区，其形成于漂移区的上方；以及第一导电型的源极区，其形成于基极区的上方。半导体装置可以具备以从源极区的上端侧贯穿源极区和基极区的方式形成的2个以上的栅极沟槽。半导体装置还可以具备接触沟槽，其形成于2个栅极沟槽之间，贯穿源极区且其下端配置于基极区。半导体装置可以具备第二导电型的突出部，其在与接触沟槽的下端对置的区域，以向基极区的下端的下侧突出的方式形成。从源极区的上端起到突出部的下端为止的深度可以为3μm以上。在与深度方向垂直的横向上与突出部邻接的第一导电型的区域的载流子浓度Nd和突出部的载流子浓度Na满足下式：

【数学式1】

其中，Wc为2个栅极沟槽的间隔，Wt为接触沟槽的宽度。

从源极区的上端起到突出部的下端为止的深度可以为15μm以下。从接触沟槽的下端起到突出部的下端为止的深度可以为14.7μm以下。

半导体装置可以具备第二导电型的高浓度区，其以与接触沟槽的下端邻接的方式设置，且其杂质浓度比基极区的杂质浓度高。突出部在基极区的下端的宽度可以为接触沟槽的宽度的0.9倍以上且1.1倍以下。

半导体装置可以具备第一导电型区，其以与至少一个栅极沟槽的下端和突出部邻接的方式形成，且其杂质浓度比漂移区的杂质浓度高。半导体装置可以具备第一导电型的中间区域，其在第一导电型区与基极区之间以与栅极沟槽邻接的方式形成，且杂质浓度比第一导电型区的杂质浓度低。中间区域的杂质浓度可以与漂移区的杂质浓度相等。突出部的下端与第一导电型区的下端可以配置在相同的深度位置。

半导体装置可以具备形成于栅极沟槽的内壁的栅极绝缘膜和在栅极沟槽的内部被栅极绝缘膜包围的栅极导电部。栅极绝缘膜的形成于栅极沟槽的下端的部分可以比形成于栅极沟槽的侧壁的部分厚。

从源极区的上端观察，突出部的下端可以配置在比栅极沟槽的下端深的位置。各个栅极沟槽与突出部之间的距离可以为0.4μm以上。

半导体装置可以具备形成于源极区的上方的源电极。源电极也可以形成于接触沟槽的内部。半导体装置在接触沟槽的内壁与源电极之间可以具备势垒金属(Barrier metal)。

在本发明的第二方式中，提供一种半导体装置的制造方法。制造方法可以包括在半导体基板的上表面侧形成第一导电型的漂移区、第二导电型的基极区、第一导电型的源极区以及贯穿源极区和基极区的2个以上的栅极沟槽的步骤。制造方法可以包括形成接触沟槽的步骤，所述接触沟槽在2个栅极沟槽之间贯穿源极区，且其下端配置于基极区。制造方法可以包括从接触沟槽的下端向基极区的下方进行杂质的注入，在与接触沟槽的下端对置的区域形成从基极区的下端向下侧突出的第二导电型的突出部的步骤。

可以在形成接触沟槽之前，在源极区的上方形成绝缘膜。可以形成贯穿绝缘膜的接触沟槽。

制造方法可以包括从栅极沟槽的下端向漂移区进行杂质的注入而形成第一导电型区的步骤，所述第一导电型区与栅极沟槽的下端和突出部邻接且杂质浓度比漂移区的杂质浓度高。

在形成突出部的步骤中，可以在不同的深度分别进行杂质的注入。从源极区的上端起到突出部的下端为止的深度可以为3μm以上。漂移区的载流子浓度Nd和突出部的载流子浓度Na可以满足下式。

【数学式1】

应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征群的子组合也另外能够成为发明。

附图说明