[发明专利]用于存储器的时序测量的本地时钟信号产生电路

权利要求书

1.一种用于存储器的时序测量的本地时钟信号产生电路，其特征在于，包括：第一缓冲器串联电路、第二缓冲器串联电路和第三缓冲器串联电路；

所述第一缓冲器串联电路由多位缓冲器串联而成，所述第一缓冲器串联电路的第一位缓冲器的输入端连接外部输入时钟信号，各所述第一缓冲器串联电路的各位缓冲器的输出端都设定一个时钟输出端且输出一位第一延时时钟信号；

所述第二缓冲器串联电路由多位缓冲器串联而成，所述第二缓冲器串联电路的第一位缓冲器的输入端连接所述第一缓冲器串联电路的最末位缓冲器的输出端，各所述第二缓冲器串联电路的各位缓冲器的输出端都设定一个时钟输出端且输出一位第二延时时钟信号；

所述第三缓冲器串联电路由多位缓冲器串联而成，所述第三缓冲器串联电路的第一位缓冲器的输入端连接所述第二缓冲器串联电路的最末位缓冲器的输出端，各所述第三缓冲器串联电路的各位缓冲器的输出端都设定一个时钟输出端且输出一位第三延时时钟信号；

第一数据选择电路从各位所述第一延时时钟信号中选择一位所述第一延时时钟信号作为第一本地时钟信号；

第二数据选择电路从各位所述第二延时时钟信号中选择一位所述第二延时时钟信号作为第二本地时钟信号；

第三数据选择电路从各位所述第三延时时钟信号中选择一位所述第三延时时钟信号作为第三本地时钟信号；

所述第一本地时钟信号和所述第二本地时钟信号中的一个作为存储器进行时序测量时所需的输入数据采样时钟信号，所述第一本地时钟信号和所述第二本地时钟信号中的另一个作为存储器进行时序测量时所需的存储器端时钟信号，所述第三本地时钟信号作为存储器进行时序测量时所需的输出数据采样时钟信号；

所述第一缓冲器串联电路、所述第二缓冲器串联电路和所述第三缓冲器串联电路的各位缓冲器的延时相同，通过使各位所述缓冲器的输出端仅设定一个时钟输出端来降低各位所述缓冲器的负载，从而降低各位所述缓冲器的延时。

2.如权利要求1所述的用于存储器的时序测量的本地时钟信号产生电路，其特征在于：所述第二缓冲器串联电路和所述第三缓冲器串联电路的缓冲器的位数相同且大于所述第一缓冲器串联电路的缓冲器的位数。

3.如权利要求2所述的用于存储器的时序测量的本地时钟信号产生电路，其特征在于：用于所述存储器的时序测量的测量电路包括：

第一D触发器，其数据输出端连接到所述存储器的数据输入端；所述第一D触发器的数据输入端连接输入数据，所述第一D触发器的时钟输入端连接输入数据采样时钟信号；

第二D触发器，所述存储器的数据输出端连接第二D触发器的数据输入端；所述第二D触发器的数据输出端输出数据；

存储器端时钟信号连接到所述存储器的时钟输入端；

输出数据采样时钟信号连接到所述第二D触发器的时钟输入端。

4.如权利要求3所述的用于存储器的时序测量的本地时钟信号产生电路，其特征在于：

进行所述存储器的数据建立时间的测量时，所述第一本地时钟信号作为所述存储器进行时序测量时所需的输入数据采样时钟信号，所述第二本地时钟信号作为所述存储器进行时序测量时所需的存储器端时钟信号。

5.如权利要求3所述的用于存储器的时序测量的本地时钟信号产生电路，其特征在于：进行所述存储器的数据保持时间的测量时，所述第二本地时钟信号作为所述存储器进行时序测量时所需的输入数据采样时钟信号，所述第一本地时钟信号作为所述存储器进行时序测量时所需的存储器端时钟信号。

6.如权利要求3所述的用于存储器的时序测量的本地时钟信号产生电路，其特征在于：所述存储器端时钟信号通过一个D触发器延迟单元连接到所述存储器的时钟输入端。

7.如权利要求3所述的用于存储器的时序测量的本地时钟信号产生电路，其特征在于：所述输出数据采样时钟信号通过一个D触发器延迟单元连接到所述第二D触发器的时钟输入端。