[发明专利]一种闪存及其制造方法

说明书

本发明实施例公开了一闪存及其制造方法，涉及半导体存储技术领域，其中制造方法包括：提供一半导体衬底，半导体衬底具有隔离区和有源区，有源区包括栅极区、源极区和漏极区，栅极区上具有层叠绝缘设置的浮栅和控制栅；在源极区注入掺杂离子；在隔离区、以及层叠绝缘设置的浮栅和控制栅的侧壁上形成隔离层；在源极区以及源极区两侧的隔离区形成掺杂多晶硅层。本发明实施例提供的闪存及其制造方法，采用掺杂多晶硅层作为源极区的导电沟槽，取代了易受光阻影响的离子注入导电沟槽，解决了源极刻蚀中的光阻残余对源极电阻的影响，提高了器件的可靠性。

技术领域

本发明实施例涉及半导体存储技术领域，尤其涉及一种闪存及其制造方法。

背景技术

采用自对准源极(Self Aligned Source，SAS)工艺制作的闪存(浮栅型器件)虽然工艺简单成本低，但是由于在形成源极时所刻蚀沟槽的深宽比很高，导致源极刻蚀过程中的光阻(Photo Resist)残余很难淸干净，而这些残余的光阻又会阻碍后面的源极离子注入(Source Implant)，导致闪存中某些存储单元的电流偏低，这种闪存中的存储单元的电流分布的不均匀性将严重影响闪存的运行效率和可靠性，如读写次数等。随着存储单元体积进一步缩小，这种光阻残余的弊端会越来越严重。

因此，提供一种能够解决上述光阻残余缺陷的闪存是有必要的。

发明内容

本发明实施例提供一种闪存及其制造方法，以解决光阻残余会导致闪存中某些存储单元的电流偏低的问题。

第一方面，本发明实施例提供了一种闪存的制造方法，包括：提供一半导体衬底，所述半导体衬底具有隔离区和有源区，所述有源区包括栅极区、源极区和漏极区，所述栅极区上具有层叠绝缘设置的浮栅和控制栅；在所述源极区注入掺杂离子；在所述隔离区、以及所述层叠绝缘设置的浮栅和控制栅的侧壁上形成隔离层；在所述源极区以及所述源极区两侧的隔离区形成掺杂多晶硅层。

可选的，在上述制造方法中，所述在所述源极区注入掺杂离子之前，包括：采用干法刻蚀工艺去除所述隔离区中填充的绝缘物质。

可选的，在上述制造方法中，所述在所述隔离区、以及所述层叠绝缘设置的浮栅和控制栅的侧壁上形成隔离层包括：在所述隔离区的凹槽中、以及所述层叠绝缘设置的浮栅和控制栅的侧壁及表面上形成隔离膜层；去除所述控制栅上表面的隔离膜层以使所述控制栅的上表面露出。

可选的，在上述制造方法中，所述在所述源极区以及所述源极区两侧的隔离区形成掺杂多晶硅层包括：在所述半导体衬底上形成掺杂多晶硅膜层；采用平坦化工艺使所述掺杂多晶硅膜层与所述隔离层和所述控制栅的上表面平齐；去除所述漏极区以及所述漏极区两侧的隔离区上形成的所述掺杂多晶硅膜层，使所述漏极区的表面露出。

可选的，在上述制造方法中，采用干法刻蚀工艺去除所述漏极区以及所述漏极区两侧的隔离区上的掺杂多晶硅膜层。

可选的，在上述制造方法中，所述隔离层为依次形成的氧化物层和氮化物层。

可选的，在上述制造方法中，采用高温氧化工艺在所述隔离区以及所述层叠绝缘设置的浮栅和控制栅的侧壁上形成所述氧化物层；采用炉管工艺在所述氧化物层表面形成所述氮化物层。

可选的，在上述制造方法中，所述氧化物层的厚度为所述氮化物层的厚度为

可选的，在上述制造方法中，采用低压化学气相沉积工艺形成所述掺杂多晶硅层。

第二方面，本发明实施例提供了一种闪存，包括：半导体衬底，所述半导体衬底具有隔离区和有源区，所述有源区包括栅极区、源极区和漏极区，所述栅极区上具有层叠绝缘设置的浮栅和控制栅；源极区，注入有掺杂离子；隔离层，形成于所述隔离区以及所述层叠绝缘设置的浮栅和控制栅的侧壁上；掺杂多晶硅层，形成于所述源极区以及所述源极区两侧的隔离区上。