[发明专利]双槽UMOSFET器件

说明书

本发明涉及一种双槽UMOSFET器件。该器件包括衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于衬底区(1)的上表面；栅极，设置于漂移区(2)、外延层(3)及源区(4)内部并位于双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于漂移区(2)内并位于栅极下方；源极(10)，设置于漂移区(2)、外延层(3)及源区层(4)内部并位于双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于漂移区(2)内并位于源极(10)下方；漏极(11)，设置于衬底区(1)下表面。本发明通过在源极与漂移区及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。

技术领域

本发明涉及集成电路技术领域，特别涉及一种双槽UMOSFET器件。

背景技术

宽带隙半导体材料SiC具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温、高压、大功率、抗辐照的半导体器件。在功率电子领域中，功率MOSFET已被广泛应用，它具有栅极驱动简单，开关时间短等特点。垂直结构的UMOSFET相对于横向结构的MOSFET，具有导通电阻小，元胞尺寸小的优点，具有广阔的应用前景。

但在UMOSFET中，槽栅拐角处的电场集中很容易导致该处氧化层被提前击穿，对于SiC材料来说这一现象更为严重。通过在栅槽的底部设计一层P+型掺杂区域即P+栅氧保护区，使槽底的尖峰电场从栅氧化层上转移到P+栅氧保护区与N-漂移区所构成的PN结上，进而缓解了栅氧电场带来的可靠性问题。并且双槽结构的UMOSFET，通过在源极刻槽，该区域深入N-漂移区的深度要大于栅氧在N-漂移区中的深度，利用这点，氧化层处的电场因为源槽的存在而转移到源槽拐角处，进一步改善器件的击穿特性。同时MOSFET在变流器中作为功率开关，当其体二极管作为续流通路持续流过正向电流时，会发生“通电劣化”现象，使导通电阻和二极管的正向导通压降增大，并引起可靠性问题。

因此在实际的应用中，通常采用在器件源漏极两端并联一个开启电压小于体二极管的肖特基二极管的方法来提供续流通路。显然这种方法极大地增加了电路设计的复杂性和成本费用。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种双槽UMOSFET器件。

具体地，本发明一个实施例提出的一种双槽UMOSFET器件，包括：

衬底区1；

漂移区2、外延层3、源区4，依次层叠于所述衬底区1的上表面；

栅极，设置于所述漂移区2、所述外延层3及所述源区4内部并位于所述双槽UMOSFET器件的中间位置处；

栅介质保护区5，设置于所述漂移区2内并位于所述栅极下方；

源极10，设置于所述漂移区2、所述外延层3及所述源区层4内部并位于所述双槽UMOSFET器件的靠近两侧位置处；

源槽拐角保护区6，设置于所述漂移区2内并位于所述源极10下方；

漏极11，设置于所述衬底区1下表面。

在本发明的一个实施例中，所述衬底区1为N型SiC材料，其厚度为200μm～500μm、掺杂浓度为5×10¹⁸cm^-3～1×10²⁰cm^-3、掺杂离子为氮离子。

在本发明的一个实施例中，所述漂移区2为N型SiC材料，其厚度为10μm～20μm、掺杂浓度为1×10¹⁵cm^-3～6×10¹⁵cm^-3、掺杂离子为氮离子。