[发明专利]半导体器件、电路组件及集成电路

说明书

本发明涉及半导体器件、电路组件及集成电路。本发明提供了一种半导体器件，其包括：半导体衬底；位于半导体衬底中的第一导电类型的第一掺杂区和第二掺杂区以及第二导电类型的第三掺杂区和第四掺杂区，其中第三掺杂区毗邻第一掺杂区并且位于第一掺杂区下方，第四掺杂区毗邻第二掺杂区并且位于第二掺杂区下方；隔离结构，其配置成将第一掺杂区和第三掺杂区与第二掺杂区和第四掺杂区隔离；以及第二导电类型的阱，其半导体衬底中布置在第二掺杂区和第四掺杂区下方并且毗邻第二掺杂区和第四掺杂区。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种适用于高速数据信号接口的过电压保护或静电保护的半导体器件、包含所述半导体器件的电路组件及集成电路。

背景技术

过电压放电和静电放电是一种普遍存在的自然现象。比如雷雨天气造成的感应雷击会打坏户外工作的电子通讯基站或监控设施，人体穿着纤维衣服容易由于摩擦造成静电，静电会在人体接触电子产品时打坏其内部电路。过压和静电放电都是短时间内产生脉冲大电流，例如对于发生在人体上的静电放电现象(Human Body Mode)，通常在几百个纳秒内，最大电流峰值可能达几个安培；而其他一些模式的静电放电(机器放电模式MachineMode，充电放电模式Charged Device Mode)发生时间更短，电流也更大。如此大电流在短时间内通过集成电路，会对集成电路造成严重的损伤导致其失效。为了解决该问题，在实际应用中，主要从环境和电路保护两个方面来解决。环境方面主要是要减少静电的产生和及时消除静电，例如应用不容易产生静电的物料，保持合理的环境湿度，操作人员和设备良好接地等；电路保护方面要设计良好的过压或者静电保护器件或者电路来保护内部核心功能电路。

在CMOS工艺中，过压或者静电保护的器件有二极管、晶闸管(也叫可控硅整流器Silicon Controlled Rectifier)、栅接地的NMOS晶体管(Gate Ground NMOS)、栅接电源PMOS晶体管(Gate Vdd PMOS)以及双极晶体管等器件。过压或者静电保护器件的设计需要注意几个重要参数：1、开启电压(Vbd)或者触发电压(Vt1或V_trigger)要小于内部核心电路的栅氧击穿电压并留有一定的安全空间；2、维持电压(Vsp或者V_holding)要高于内部核心电路的工作电压以防止发生阀锁效应(latch up)，同时也要留有一定的安全空间；3、保护器件在内部核心电路正常工作状态下，它是处于不开启的状态，其漏电(I_leakage)要尽可能小，保持小功耗；4、保护器件在过压或者静电脉冲来临时要能够有足够大的泻放电流能力和足够低的钳压能力(It2和Vt2)，保证过压或者静电脉冲通过保护器件泻放到地，而不会经过并伤害内部核心电路。这一点在中国专利CN100539183C(专利号ZL200610068320.6)的ESD设计窗口中也有充分的阐述。

在中国专利CN100539183C中，发明者使用标准CMOS工艺中的附加ESD注入形成一种新的横向双极晶体管，并用它作为静电保护器件。发明者指出这种器件通过增加一个附加的ESD注入修改了扩散结，能够调整器件的性能参数使其能够更符合先进工艺的静电保护设计窗口，比如能够降低开启电压(Vbd)，能够调节维持电压(Vsp)，而且发明者指出其对称横向双极晶体管实施例能够具有良好的抵抗正和负静电脉冲能力。

但是在过压或者静电保护器件设计时，除了要注意以上所述的几个重要设计参数外，其电容也是设计者所要重点关注的参数，因为作为保护器件，其在保护内部核心电路的时候，它所引入的寄生电容参数不能影响内部核心电路正常工作。在一些高速信号核心电路保护上，比如网卡、USB2.0的接口芯片静电保护器件设计上，其引入的寄生电容只能在几个pF左右甚至只能是几百fF左右，同时也要有足够大的泻放电流和足够低的钳制电压能力。