[发明专利]一种电流减法器电路、芯片及通信终端

说明书

技术领域

本发明涉及一种减法器电路，尤其涉及一种用于检测两路电流差别的电流减法器电路，同时也涉及包括该电流减法器电路的集成电路芯片及相应的通信终端，属于模拟集成电路技术领域。

背景技术

在模拟集成电路设计中，为了防止两条支路的电流之间因差别过大而造成故障或无法产生预期效果，工作人员经常会检测两条支路所流经电流的差别。

在现有技术中，主要采用电流型运算放大器实现对两条支路的电流差别的检测，并将两条支路的电流差别进行输出，方便工作人员根据电流型运算放大器输出的检测结果，及时校正所设计的模拟集成电路。

但是上述的电流型运算放大器结构比较复杂，且检测结果通常只是二值化结果，不能够满足工作人员的实际需求。所以，为了解决上述问题，需要设计一种新的简洁方案，并能够实现对两条支路的电流的差别的检测。

发明内容

本发明所要解决的首要技术问题在于提供一种电流减法器电路。

本发明所要解决的另一技术问题在于提供一种包括该电流减法器电路的集成电路芯片及相应的通信终端。

为了实现上述发明目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种电流减法器电路，包括电流镜电路、电流-电压转换电路，所述电流镜电路的输入端分别连接两条支路，所述电流镜电路的输出端与所述电流-电压转换电路连接。

其中较优地，所述电流镜电路采用威尔逊电流镜或共源共栅型电流镜，其中，所述威尔逊电流镜由三个NMOS晶体管组成，第一NMOS晶体管的源极与第二NMOS晶体管的源极串接在一起并与地线连接，所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的栅极连接，所述第二NMOS晶体管的栅极与所述第二NMOS晶体管的漏极短接，所述第二NMOS晶体管的漏极与第三NMOS晶体管的源极连接，所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的漏极连接。

其中较优地，第一支路与所述第一NMOS晶体管的漏极连接，第二支路与所述第三NMOS晶体管的漏极连接，通过所述威尔逊电流镜实现对两条支路的电流差别检测。

其中较优地，流经所述第三NMOS晶体管的电流与流经所述第一NMOS晶体管M1电流的大小相同。

其中较优地，所述电流-电压转换电路由运算放大器与电阻组成，所述电阻串接在所述运算放大器的反向输入端与输出端之间，所述运算放大器的正向输入端连接参考电压，所述运算放大器的反向输入端连接第三NMOS晶体管的漏极，用于将检测的两条支路的电流差别转换成电压进行输出。

其中较优地，所述电流减法器电路输出的电压表示为：Vout＝Vref-(I2-I1)×R，其中，Vref为所述参考电压，I1为流经第一支路的电流，I2为流经第二支路的电流，R为电阻。

其中较优地，所述第二支路与所述第一支路的电流差值为流经电阻的电流。

根据本发明实施例的第二方面，提供一种集成电路芯片，其中包括有上述的电流减法器电路。

根据本发明实施例的第三方面，提供一种通信终端，其中包括有上述的电流减法器电路。

本发明所提供的电流减法器电路主要采用电流镜电路对两条支路的电流进行做差运算，实现对两条支路的电流差别的检测。并且，本电流减法器电路还可以将电流差别的检测结果通过电流-电压转换电路精确地转换为电压值进行输出，方便工作人员根据本电流减法器输出的电压值以及参考电压值判断出两条支路的电流差别。

附图说明

图1为本发明所提供的电流减法器电路的结构示意图；

图2为本发明所提供的电流减法器电路中，两支路随时间变化的波形示意图；

图3为本发明所提供的电流减法器电路中，输出电压(Vout)随时间变化的波形示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。