[发明专利]一种半导体结构及其制备方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。

背景技术

现有工艺常用的电容主要有有源区的MOS电容和场区的PIP电容，MOS电容容值相对较高，但其缺点是容值会随极板应用电压发生变化，而PIP电容的容值随其极板电压的变化较小，精度相对较高，但其容值受其介电质厚度的限制很难做的很大。因此，如何实现MOS电容和PIP电容的集成要求，实现单位面积电容容值的提升且根据电路需要选择其中的满足设计要求的PIP电容或集成的容值高电容。然而，现有的集成电路中很难满足电容集成需求，当集成大电容时会占用的芯片面积较大从而导致整个芯片的尺寸较大。

此外，在集成电路中，除了需要高单位面积容值的电容器件外，通常也需要高阻器件，多晶硅高阻是一种最广泛的高阻应用，其阻值可通过多晶硅掺杂的调节实现大范围的电阻率调节，从而满足电阻阻值设计需求。然而，多晶硅电阻需要单独的一层多晶硅层，且需要掺杂所以在集成电路设计中增加了设计成本。

综上，需要提出一种集成高单位面积容值的电容器件同时兼容高阻值的多晶硅电阻的低成本的半导体器件及其制备方法。

发明内容

有鉴于此，本发明提出一种半导体结构及其制备方法，以满足集成高单位面积容值的电容器件同时兼容高阻值的多晶硅电阻，从而简化工艺，降低成本。

一种半导体结构，其特征在于，包括：

半导体衬底，

位于所述半导体衬底中的第一掺杂区，

位于所述半导体衬底表面的第一区域的隔离层，

位于所述半导体衬底表面的第二区域的第一介质层，

具有图案化的第一多晶硅层，所述第一多晶硅层的第一部分位于所述第一介质层上，所述第一多晶硅层的第二部分位于所述隔离层上，所述多晶硅层的第一部分与第二部分为分离的两部分，

其中，所述第一掺杂区用作第一电容的下极板，所述第一多晶硅层的第一部分用作所述第一电容的上极板，所述第一多晶硅层的第二部分用作多晶硅电阻。

优选地，所述的半导体结构还包括：

位于所述第一多晶硅的第一部分上的第二介质层，

位于所述第二介质层上的第二多晶硅层，

所述第一多晶硅层的第一部分还用作第二电容的下极板，所述第二多晶硅层用作所述第二电容的上极板。

优选地，所述的半导体结构还包括：

与所述第一掺杂区电连接的第一电极，

与所述第一多晶硅层的第一部分电连接的第二电极，

与所述第二多晶硅层电连接的第三电极，

分别与所述第一多晶硅层的第二部分的两端电连接的第四电极和第五电极。

优选地，所述第一电容为MOS电容。

优选地，所述第一电极与第三电极电连接。

一种半导体结构的制备方法，其特征在于，包括：

在半导体衬底表面的第一区域上形成隔离层，

在所述半导体衬底表面依次形成第一介质层和第一多晶硅层，

图案化所述第一多晶硅层，使得所述第一多晶硅层形成两个彼此分离的第一部分和第二部分，且使得所述第一多晶硅层的第一部分位于所述半导体衬底表面的第二区域上的所述第一介质层上，所述第一多晶硅层的第二部分位于所述隔离层上，

在所述半导体衬底中形成第一掺杂区，

其中，所述第一掺杂区用作第一电容的下极板，所述第一多晶硅层的第一部分用作所述第一电容的上极板，所述第一多晶硅层的第二部分用作多晶硅电阻。

优选地，所述的制备方法还包括：

在所述第一多晶硅层的第一部分上形成第二介质层，

以及在所述第二介质层上形成第二多晶硅层，使得所述第一多晶硅层的第一部分还用作第二电容的下极板，所述第二多晶硅层用作所述第二电容的上极板。

优选地，所述的制备方法还包括：

形成与所述第一掺杂区电连接的第一电极，

形成与所述第一多晶硅层的第一部分电连接的第二电极，

形成与所述第二多晶硅层电连接的第三电极，

形成分别与所述第一多晶硅层的第二部分的两端电连接的第四电极和第五电极。

优选地，所述的制备方法还包括：

在形成所述第一多晶硅层之后，且在图案化所述第一多晶硅层之前，对所述第一多晶硅层进行离子注入工艺处理，以调节所述第一多晶硅层的掺杂浓度。

优选地，所述制备方法还包括：