[发明专利]栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括分别用于驱动显示面板上的一条对应的栅极线的多级栅极驱动单元，所述多级栅极驱动单元的每级栅极驱动单元包括：

主电路，用于根据第一输入信号、第二输入信号、第一时钟信号、第二时钟信号以及第三时钟信号产生第一栅极驱动信号，所述主电路的控制端接收所述第一输入信号和所述第二输入信号作为控制信号，所述主电路的输出端提供所述第一栅极驱动信号；以及

下拉电路，所述下拉电路包括第一下拉模块以及第二下拉模块，分别用于产生第一下拉信号和第二下拉信号，所述第一下拉模块的输出端和所述第二下拉模块的输出端分别与所述主电路的输出端相连，以使所述第一下拉信号和所述第二下拉信号将所述第一栅极驱动信号下拉形成本级栅极驱动单元的栅极驱动信号，

其中，所述第一下拉模块包括第一电容以及第一至第五晶体管，所述第一电容的一端、所述第三晶体管的第一通路端接收所述第二时钟信号，所述第一电容的另一端、所述第三晶体管的控制端与所述第一晶体管的第一通路端相连，所述第三晶体管的第二通路端、所述第四晶体管的控制端、所述第五晶体管的控制端与所述第二晶体管的第一通路端相连，所述第一晶体管的控制端、所述第二晶体管的控制端、所述第四晶体管的第一通路端连接至所述主电路的第一节点，所述第五晶体管的第一通路端用于输出所述第一下拉信号，所述第一晶体管的第二通路端、所述第二晶体管的第二通路端、所述第四晶体管的第二通路端以及第五晶体管的第二通路端接收低供电电压，

所述第二下拉模块包括第六晶体管，所述第六晶体管的控制端接收第四时钟信号，所述第六晶体管的第一通路端输出所述第二下拉信号，所述第六晶体管的第二通路端接收所述低供电电压，

所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号由低电平变化为高电平的间隔时间为四分之一个周期。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一下拉模块根据所述第二时钟信号和所述第一节点的电压产生所述第一下拉信号，所述第二下拉模块根据所述第四时钟信号和所述低供电电压产生所述第二下拉信号。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述主电路包括输入模块和输出模块，所述输入模块和所述输出模块在第一节点处相连，

所述输入模块用于根据所述第一输入信号、所述第二输入信号、所述第一时钟信号以及所述第三时钟信号提供所述第一节点的电压，

所述输出模块用于根据所述第二时钟信号和所述第一节点的电压产生第一栅极驱动信号。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述输入模块包括第七晶体管和第八晶体管，所述第七晶体管的第一通路端接收所述第一时钟信号，所述第七晶体管的第二通路端、所述第八晶体管的第一通路端与所述第一节点相连，所述第八晶体管的第二通路端接收所述第三时钟信号，所述第七晶体管的控制端接收所述第一输入信号，所述第八晶体管的控制端接收所述第二输入信号。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述输出模块包括第二电容和第九晶体管，所述第九晶体管的控制端、所述第二电容的一端连接至所述第一节点，所述第九晶体管的第一通路端接收所述第二时钟信号，所述第九晶体管的第二通路端与所述第二电容的另一端相连并输出所述第一栅极驱动信号。

6.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号的周期均相等，且所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号的占空比均为50%。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号依次从低电平变化为高电平。

8.一种显示装置，其特征在于，其包括如权利要求1至7任一项所述的栅极驱动电路。