[发明专利]栅极驱动电路和显示装置

说明书

本发明公开了栅极驱动电路和显示装置，所述栅极驱动电路中的每级栅极驱动单元包括：主电路，用于根据第一输入信号、第二输入信号、第一时钟信号、第二时钟信号以及第三时钟信号产生第一栅极驱动信号；以及下拉电路，用于根据所述第二时钟信号和第四时钟信号产生第一下拉信号和第二下拉信号，所述主电路的用于提供第一栅极信号的输出端与所述下拉电路分别用于提供第一下拉信号和第二下拉信号的输出端相连，以使所述第一下拉信号和所述第二下拉信号将所述第一栅极驱动信号下拉形成本级栅极驱动单元的栅极驱动信号。本发明提供的显示装置具有根据稳定的输出且可适用于窄边框的设计，应用范围更加广泛。

技术领域

本发明涉及显示技术领域，尤其涉及栅极驱动电路和显示装置。

背景技术

显示装置一般包括显示面板、栅极驱动电路和源极驱动电路。其中，显示面板包括由多个像素单元形成的像素阵列，每个像素单元包含一个薄膜晶体管。在该像素阵列中，位于同一行的像素单元中的薄膜晶体管的栅极通过同一条扫描线与栅极驱动电路相连，栅极驱动电路通过多条扫描线逐行选通像素阵列中的各行像素单元；位于同一列的像素单元中的薄膜晶体管的源极或漏极通过同一条数据线与源极驱动电路相连，源极驱动电路通过多条数据线对各列像素单元施加灰阶电压，从而使显示面板呈现图像。

现有的栅极驱动电路为了保证输出的栅极驱动信号的稳定性，一般采用包括薄膜晶体管(Thin FilT Transistor，TFT)的降噪电路来降低噪声，但这样也会使得功耗变大、不利于电路窄边框的设计。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

本发明要解决的主要技术问题是提供一种适用于窄边框的设计且具有更好的降噪效果，输出驱动信号更加稳定的栅极驱动电路和显示装置。

根据本发明的一方面，提供了一种栅极驱动电路，包括分别用于驱动显示面板上的一条对应的栅极线的多级栅极驱动单元，所述每级栅极驱动单元包括：主电路，用于根据第一输入信号、第二输入信号、第一时钟信号、第二时钟信号以及第三时钟信号产生第一栅极驱动信号；以及下拉电路，用于根据所述第二时钟信号和第四时钟信号产生第一下拉信号和第二下拉信号，所述主电路的用于提供第一栅极信号的输出端与所述下拉电路分别用于提供第一下拉信号和第二下拉信号的输出端相连，以使所述第一下拉信号和所述第二下拉信号将所述第一栅极驱动信号下拉形成本级栅极驱动单元的栅极驱动信号。

优选地，所述下拉电路包括第一下拉模块以及第二下拉模块，所述第一下拉模块和所述第二下拉模块接收低供电电压，且所述第一下拉模块与所述主电路在第一节点处相连，所述第一下拉模块根据所述第二时钟信号和所述第一节点的电压产生所述第一下拉信号，所述第二下拉模块根据所述第四时钟信号和所述低供电电压产生所述第二下拉信号。

优选地，所述第一下拉模块包括第一电容以及第一至第五晶体管，所述第一电容的一端、所述第三晶体管的第一通路端接收所述第二时钟信号，所述第一电容的另一端、所述第三晶体管的控终端与所述第一晶体管的第一通路端相连，所述第三晶体管的第二通路端、所述第四晶体管的控制端、所述第五晶体管的控制端与所述第二晶体管的第一通路端相连，所述第一晶体管的控制端、所述第四晶体管的第一通路端连接至所述第一节点，所述第五晶体管的第一通路端用于输出第一下拉信号，所述第一晶体管的第二通路端、所述第二晶体管的第二通路端、所述第四晶体管的第二通路端以及第五晶体管的第二通路端接收所述低供电电压。

优选地，所述第二下拉模块包括第六晶体管，所述第六晶体管的控制端接收所述第四时钟信号，所述第四晶体管的第一通路端输出第二下拉信号，所述第四晶体管的第二通路端接收所述低供电电压。