[发明专利]一种异步/同步接口电路

权利要求书

1.连接异步处理器(10)到同步外围(21，22，23)的异步/同步接口电路，其特征在于，包括无数据通道异步/同步接口电路(31)、推通道异步/同步接口电路(32)和拉通道异步/同步接口电路(33)中的至少一个，其中：

无数据通道异步/同步接口电路(31)，连接异步处理器(10)到同步外围(21)，其中异步处理器(10)发出的请求信号作为同步外围(21)的使能；

推通道异步/同步接口电路(32)，连接异步处理器(10)到同步外围(22)，其中异步处理器(10)启动数据通信；

拉通道异步/同步接口电路(33)，连接异步处理器(10)到同步外围(23)，其中同步外围(23)启动数据通信。

2.如权利要求1所述的异步/同步接口电路，其特征在于，其中无数据通道异步/同步接口电路(31)包括同步器(310)和组合电路(311)，同步器(310)将异步处理器(10)发出的请求信号(410)传递给同步外围(21)，组合电路(311)将应答信号(411)传递给异步处理器(10)。

3.如权利要求2所述的异步/同步接口电路，其特征在于，其中同步器(310)包括多个串联的触发器，触发器由同步外围(21)发出的局部时钟信号(511)控制，组合电路(311)包括与门。

4.如权利要求1所述的异步/同步接口电路，其特征在于，其中推通道接口电路(32)包括组合电路(320)和同步器(321)，其中，组合电路(320)实现延迟功能，同步器(321)将异步处理器(10)发出的异步数据信号(422)传递给同步外围(22)。

5.如权利要求4所述的异步/同步接口电路，其特征在于，其中组合电路(320)是缓冲器，组合电路(320)将请求信号(421)缓冲后，将应答信号(431)发送给异步处理器(10)，同步器(321)包括多个串联的触发器，触发器由同步外围(22)发出的局部时钟信号(521)控制。

6.如权利要求1所述的异步/同步接口电路，其特征在于，其中拉通道接口电路(33)包括组合电路(330)，在组合电路(330)中，异步处理器(10)输出的请求信号(430)和同步外围(23)输出的选择信号(530)和数据准备就绪信号(531)共同作用后，产生应答信号(431)输出给异步处理器(10)。

7.如权利要求6所述的异步/同步接口电路，其特征在于，其中组合电路(330)包括缓冲器，反向器，延迟单元(DEL)，或非门和选择器，异步处理器(10)将请求信号(430)发送给选择器的0端。

8.如权利要求6所述的异步/同步接口电路，其特征在于，其中同步外围(23)产生的数据信号(532)直接通过接口电路(33)，作为异步处理器(10)的数据输入信号。

9.如权利要求1或2所述的异步/同步接口电路，其特征在于，其中无数据通道异步/同步接口电路(31)中，应答信号(411)由其对应请求信号(410)和同步外围(21)的完成信号(512)的与操作产生。

10.如权利要求1或4所述的异步/同步接口电路，其特征在于，其中在推通道异步/同步接口电路(32)中，数据信号需要同步后才能在同步外围(22)中使用，应答信号能够简单地通过缓冲相应请求信号来产生。

11.如权利要求1或6所述的异步/同步接口电路，其特征在于，其中在拉通道异步/同步接口电路(33)中，拉通道的数据信号532能够直接被异步处理器使用，通过缓冲相应的请求信号(430)或者通过将有效信号(531)的反向信号(334)及有效信号(531)的延迟信号(333)进行或非操作而产生的应答信号(431)来保证有效性。

12.一种片上系统或片上网络装置，其特征在于，包括如权利要求1至11中任何一项权利要求所述的异步/同步接口电路。