[发明专利]一种异步/同步接口电路

说明书

公开了一种连接异步处理器10至同步外围20的接口电路30。分别提供了适用于无数据通道、推通道和拉通道的3类异步/同步接口电路。在同步环境中使用之前，异步请求信号或者数据信号需要进行同步处理，并且嵌入缓冲单元或者延时单元以满足基于请求‑应答机制的4相捆绑数据握手协议。本发明能够应用到多种电子设备。

技术领域

本发明涉及一种数字电路，尤其涉及一种介于异步电路和同步电路之间的接口电路。

背景技术

通常，数字电路采用全局时钟进行同步设计，甚至不同的模块会使用全局时钟的分频和/或倍频。采用这种同步时钟方式的数字电路具备诸多好处，尤其在电路的设计和应用方面。然而，如果不能精细门控全局时钟，将会消耗大量功耗。

近年来，由于诸多领域的高安全和低功耗需求，异步电路越来越受到重视。与同步电路相比，异步电路具备如下优势：低功耗、高性能、剔除了大量的时钟布线和时钟扭斜，对工艺和环境变化的高度适应性，更少的电磁噪声辐射，更好的兼容性和模块化等。

电路两级之间如果没有数据交换，异步电路仅消耗静态功耗。然而，因为剔除了具有固定时钟周期的全局时钟，采用异步电路的设计方法很难实现分频器或者具有固定延时的计时器。因此，如果电路中包含分频器或者计时器的话，需要采用异步电路与同步电路相结合的电路结构。本发明使用一种异步/同步接口电路控制异步电路和同步电路的通信。不同电路接口的“握手接口”在U.S.Pat.No.0,164,929(美国专利第0,164,929号)中进行描述。

为了将异步电路块耦合到一个全局同步的电路系统中，U.S.Pat.No.7,395,450(美国专利第7,395,450号)披露了一种异步/同步接口电路和电子装置，该专利使用有限状态机(FSM)以一种事件驱动的方式控制同步总线和异步CPU之间的通信，并且使用一种检测电路检测彼此通信的开启。

除了使用FSM方案，对于异步子电路和同步子电路之间的通信，另一个专利U.S.Pat.Appl.No.2007/0,277,053(美国专利申请第2007/0,277,053号)使用一种阻塞或者非阻塞的接口电路。电路产生的数据需要等待直到在进一步操作之前其已被接收，此时使用阻塞接口。一旦子电路产生的数据被另一子电路寄存就立即进行下一步的操作而无需等待另一子电路，此时使用非阻塞接口。

Int.Pat.Pub.No.2006/056904(国际专利申请公开第2006/056904号)介绍了全局异步局部同步系统，在该系统中额外的可暂停时钟、一个或者多个输入/输出控制器包裹在每一个局部同步模块周围，并且第一和第二模块之间的接口电路中带有缓冲器陈列，使得在带有非可调时钟电路的中心单元和带有可暂停时钟的多个外围单元之间提供了一种同步化的接口。在异步模块之间，使用分别由输入/输出控制器或者FSM控制的锁存器和寄存器传输数据。

发明内容

然而，这些专利实现相对复杂并且消耗大量的功耗。基于低功耗需求和/或其他方面的考虑，本发明试图提供一种异步处理器及其同步外围之间接口电路的简单实现，相应地提供一种混合的电子装置。

在异步/同步混合系统中，除了初始阶段的基于请求-应答的握手，一般情况下，由异步环境所发出的第一个握手(请求)信号需要等待由同步环境所提供的响应(应答)信号，同时异步/同步通信会伴随着数据的传递。

2001年9月，由JENS和STEVE FURBER编辑并由克伦威尔出版社出版的《异步电路设计原理-系统透视》一书中描述了三个基本异步通道类型，即无数据通道、推通道和拉通道。

本发明提供一种连接异步处理器(10)到同步外围(21，22，23)的异步/同步接口电路，包括：

至少一无数据通道异步/同步接口电路(31)，连接异步处理器(10)到同步外围(21)，其中异步处理器(10)发出的请求信号作为同步外围(21)的使能；