[发明专利]一种P型多晶硅沟槽结构的肖特基二极管及其制备方法在审

专利信息
申请号: 201710235233.3 申请日: 2017-04-12
公开(公告)号: CN106952942A 公开(公告)日: 2017-07-14
发明(设计)人: 高盼盼;代萌;顾嘉庆 申请(专利权)人: 上海格瑞宝电子有限公司
主分类号: H01L29/04 分类号: H01L29/04;H01L29/06;H01L29/167;H01L29/872;H01L21/329
代理公司: 中国商标专利事务所有限公司11234 代理人: 王瑞
地址: 201203 上海市浦东新*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 多晶 沟槽 结构 肖特基 二极管 及其 制备 方法
【说明书】:

技术领域

发明涉及半导体领域,更确切地说是一种P型多晶硅沟槽结构的肖特基二极管。

背景技术

肖特基二极管以其良好的正向导通特性及快速开关速度在功率器件领域占有一席之地,但是由于其本身制作上采用金属半导体接触,其反向耐压情况不佳。现有技术中,沟槽式金属氧化物半导体结构的肖特基二极管将电场集中到了沟槽底部,提高了其他部位耗尽区的分压能力,有效的提高了器件的反向击穿电压,而在高压大电流下的正向导通电压却不是十分理想。在不影响其他参数的前提下,改善肖特基二极管高压大电流下的正向导通电压有着十分重要的意义。现有沟槽肖特基结构器件在高压大电流下的开启电压过大,仍有许多改善空间。

发明内容

本发明的目的是提供一种P型多晶硅沟槽结构的肖特基二极管及其制备方法,其可以实现在沟槽肖特基二极管中,用沟槽式PN结的结构代替沟槽式金属氧化物半导体结构,并在不改变外延条件的情况下,可以降低器件在大电流和高温下的正向导通电压的目的,同时还能进一步提高反向击穿电压。

本发明采用以下技术方案:

一种P型多晶硅沟槽肖特基二极管,包括若干沟槽,所述沟槽内部通过多晶硅淀设满,且所述多晶硅为P型掺杂多晶硅。

所述沟槽设于N型外延层内。

所述N型外延层未设有沟槽的一侧设于N型基片上。

在N型外延层的一侧淀积绝缘层,且所述绝缘层淀积于N型外延层上及沟槽的顶部,形成终端区。

在N型外延层未淀积绝缘层部分及绝缘层上方淀积金属层,形成阳极。

一种制备P型多晶硅沟槽肖特基二极管的制备方法,包括以下步骤:

在沟槽内淀积多晶硅,先淀积一层较薄的多晶硅,注入P型杂质,调节注入剂量和注入能量,将杂质注入到多晶硅表面;

淀积第二多晶硅,将沟槽填充满,并进行退火,使多晶硅内部杂质浓度均匀分布。

还包括以下步骤:绝缘层淀积,去除元胞区表面绝缘物质,只在终端区保留。

淀积金属层,并进行刻蚀、退火,形成引出电极作为器件的阳极,此金属层由多层金属层构成。

本发明的优点是:将传统的沟槽肖特基结构沟槽内部的氧化层和N型多晶硅的填充方式用P型多晶硅替代,达到降低大电流下开启电压的目的,通过调节多晶硅掺杂浓度,能达到提高击穿电压的效果。

附图说明

下面结合实施例和附图对本发明进行详细说明,其中:

图1是本发明的结构示意图。

图2至图8是本发明的制备方法中间结构的结构图。

图9是发明的二极管与现有技术反向击穿电压的仿真log曲线图。

图10是本发明的二极管与现有技术开启电压比较图。

具体实施方式

下面结合附图进一步阐述本发明的具体实施方式:

如图1所示,本发明公开了一种P型多晶硅沟槽结构的肖特基二极管,包括若干沟槽23,且所述沟槽23沟槽内部通过多晶硅40淀设满,且所述多晶硅40为P型掺杂多晶硅。

本发明以沟槽肖特基工艺为基础,在沟槽中填充掺杂有P型杂质的多晶硅与N型外延层形成PN结结构。当器件正向工作时,施加较小的工作电压时,具有较低开启电压的肖特基结先导通,随着施加电压的增加,PN结也开始导通,并开始像漂移区注入大量电子,降低了漂移区内的导通电阻,在大电流工作情况下降低了其正向导通电压。

本发明的沟槽肖特基结构中,用P型掺杂的多晶硅替代原有的栅氧化层和N型掺杂多晶硅,降低了器件高压大电流下的开启电压,同时提高了反向击穿电压。

在同一款外延条件下,随着沟槽内P型多晶硅掺杂浓度的增加,击穿电压呈先上升后下降的趋势。原因是P型多晶硅与N型外延层接触形成一个PN结,器件反向工作时,此PN结与表面的肖特基结的耗尽层交叠在一起,起到分担表面电场的作用。当P型多晶硅掺杂浓度过高或者过低时,即P型多晶硅参杂浓度与外延浓度不匹配,PN结提前击穿,拉低了整个器件的击穿电压。当P型多晶硅参杂浓度与外延层浓度匹配,能够减小表面肖特基结的处的电场,从而提升器件的击穿电压。

本发明在沟槽式金属氧化物半导体结构的肖特基二极管的基础上,将原本填充在沟槽内的栅氧化层和N型多晶硅用P型多晶硅替代,降低了在大电流下的开启电压,同时也进一步的提升了器件的反向击穿电压。

沟槽23设于N型外延层20内。所述N型外延层20未设有沟槽的一侧设于N型基片10上。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海格瑞宝电子有限公司,未经上海格瑞宝电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710235233.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top