[发明专利]模拟多端口方法及模拟多端口记忆体

权利要求书

1.一种模拟多端口记忆体，包括：数据输入输出端口、记忆体控制器、读写模块以及行解码模块，其特征在于，还包括：

第1存储区块至第N存储区块，所述存储区块为P列Q行的存储单元阵列；每个存储区块中同一行的存储单元的选择线连接到同一个地址线上，每个存储区块有Q个地址线，N、P和Q为均正整数；

所述行解码模块包括行解码器1至行解码器Q的Q个行解码器；所述行解码模块与第n存储区块的对应的地址线连接；所述行解码模块在所述记忆体控制器的配置下，令对应行解码器输出导通信号导通所述第n存储区块的地址线；n为1至N之间的正整数；

导通信号引导系统，所述导通信号引导系统用于将所述导通信号引导至除第n存储区块外，其余各个存储区块对应的地址线；

交换网，所述交换网通过所述读写模块与N个存储区块连接，根据预定的交换规则匹配所述存储区块及数据输入输出端口。

2.根据权利要求1所述的模拟多端口记忆体，其特征在于，设所述模拟多端口记忆体具有0至K的K个地址，每个存储单元具有唯一的地址；

第n存储区块的第q行的第一个存储单元的地址为：(q-1)×N+(n-1)；n为1至N之间的正整数，q为1至Q之间的正整数；第N存储区块的最后一个存储单元的地址为K。

3.根据权利要求1所述的模拟多端口记忆体，其特征在于，所述导通信号引导系统包括：与第1存储区块至第N-1存储区块对应设置的N-1个地址线选择模块；

所述地址线选择模块包括选择器1至选择器Q的Q个选择器，所述选择器为二选一选择器；

选择器q的输出端与对应的存储区块的地址线q连接；选择器q的两个输入端分别与行解码器q和行解码器q+1耦合；q为1至Q之间的正整数；

其中，选择器1的输入端分别与行解码器Q和行解码器1耦合。

4.根据权利要求1所述的模拟多端口记忆体，其特征在于，所述导通信号引导系统包括：与第1存储区块至第N-1存储区块对应设置的N-1个地址线选择模块；

所述地址线选择模块包括选择器1至选择器Q的Q个选择器，所述选择器为二选一选择器；

选择器q的输出端与对应的存储区块的地址线q连接；选择器q的两个输入端分别与行解码器q和行解码器q+1耦合；q为1至Q之间的正整数；

其中，所述行解码模块还包括一个额外的行解码器Q，所述额外的行解码器Q设置在所述行解码器1旁，所述选择器1的输入端分别与所述额外的行解码器Q和行解码器1耦合。

5.根据权利要求1所述的模拟多端口记忆体，其特征在于，所述数据输入输出端口至少包括：

地址信号输入端口、N个写入数据端口、N个读取数据端口以及N个读写操作端口；N为所述写入数据端口、所述读取数据端口以及所述读写操作端口的数量。

6.根据权利要求5所述的模拟多端口记忆体，其特征在于，所述交换网包括若干个与所述存储区块对应设置的交换网1至交换网N；

所述交换网根据预定的交换规则，选择对应存储区块与所述写入数据端口以及读取数据端口匹配。

7.一种模拟多端口的方法，应用于如权利要求1所述的模拟多端口的记忆体，其特征在于，包括：

接收一个数据读写指令，所述数据读写指令包括：地址信号以及读写操作信号；

根据所述地址信号在对应的行解码器输出导通信号；

根据所述地址信号，令所述导通信号输入至各个存储区块对应的地址线，导通对应行的存储单元；

根据所述读写操作信号，控制所述存储单元执行对应操作；

通过所述地址信号，确定所述N个存储区块与数据输入输出端口的匹配关系。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

将数据依据地址依次写入所述N个存储区块的第1行；所述地址包括0至K的K个地址；

在所有存储区块的第1行写入完毕后，重新将数据依次写入所述N个存储区块的第2行；

重复上述数据写入操作直至第N存储区块的最后一个地址K被写入。