[发明专利]一种时间交织模数转换系统的数据缓存与重现系统在审
申请号: | 201710247186.4 | 申请日: | 2017-04-10 |
公开(公告)号: | CN107124185A | 公开(公告)日: | 2017-09-01 |
发明(设计)人: | 谭洪舟;蔡彬;李宇;刘崇庆;吕立钧;农革 | 申请(专利权)人: | 中山大学;广东顺德中山大学卡内基梅隆大学国际联合研究院 |
主分类号: | H03M1/12 | 分类号: | H03M1/12;H03M1/10 |
代理公司: | 广州粤高专利商标代理有限公司44102 | 代理人: | 林丽明 |
地址: | 510275 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 时间 交织 转换 系统 数据 缓存 重现 | ||
1.一种时间交织模数转换系统的数据缓存与重现系统,其特征在于,包括顺次连接的多通道ADC模块、多相时钟产生模块、异步时钟域数据处理模块、数据重排序与联合模块、校正模块和数据发送存储器模块;
多相时钟产生模块驱动多通道ADC模块接收数据,异步时钟域数据处理模块对多通道ADC模块接收的数据进行数据处理,数据重排序与联合模块对处理后的数据进行重排序,校正模块对重排序后的数据进行通道失配误差校正与补偿,数据发送存储器模块对校正与补偿后的数据进行存储与对外发送。
2.根据权利要求1所述的时间交织模数转换系统的数据缓存与重现系统,其特征在于,所述多相时钟产生模块驱动多通道ADC模块中的各ADC单元,同时启用各通道ADC的数据同步功能,产生的随路时钟与多相驱动时钟同步,也成等间隔相位差。
3.根据权利要求2所述的时间交织模数转换系统的数据缓存与重现系统,其特征在于,所述异步时钟域数据处理模块采用异步FIFO缓冲方式,通过改变数据总线的宽度达到数据降频,实现后级补偿的逻辑时序要求,提供充分的建立时间与保持时间,对输入FIFO的数据进行降频处理。
4.根据权利要求3所述的时间交织模数转换系统的数据缓存与重现系统,其特征在于,所述数据重排序与联合模块对输入数据速率进行4倍降频处理,输入FIFO的数据在62.5MHz时钟信号下进行读处理,根据数据写入FIFO的先后顺序进行重排序。
5.根据权利要求4所述的时间交织模数转换系统的数据缓存与重现系统,其特征在于,所述校正模块内设置了两级由嵌入式RAM、校正通道构成的乒乓双缓冲流水线结构来提高数据处理效率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中山大学;广东顺德中山大学卡内基梅隆大学国际联合研究院,未经中山大学;广东顺德中山大学卡内基梅隆大学国际联合研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710247186.4/1.html,转载请声明来源钻瓜专利网。