[发明专利]用于静态随机存取存储器的温度补偿读取辅助电路

说明书

公开了用于静态随机存取存储器的温度补偿读取辅助电路。存储器电路包括：字线；存储器单元，这些存储器单元连接至该字线；以及字线驱动器电路，该字线驱动器电路包括p沟道上拉晶体管。该存储器电路进一步包括读取辅助电路，该读取辅助电路包括n沟道下拉晶体管和n沟道二极管接法晶体管，其中，该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径，该n沟道二极管接法晶体管具有连接在正电源节点与该n沟道下拉晶体管的栅极端子之间的源漏路径。该n沟道二极管接法晶体管被配置成用于向该n沟道下拉晶体管的该栅极端子施加偏置电压，该偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。

技术领域

本发明涉及集成存储器电路，并且具体地涉及一种用于静态随机存取存储器(SRAM)的读取辅助电路。

背景技术

参照图1，图1示出了标准存储器电路10的示意图，该标准存储器电路包括六晶体管(6T)静态随机存取存储器(SRAM)单元12、字线驱动器14以及地址解码器16。单元12包括两个交叉耦合的CMOS反相器22和24，每个反相器包括串联连接的p沟道和n沟道MOSFET晶体管对。反相器12和14的输入端和输出端耦合以形成具有真数据存储节点QT和补码数据存储节点QB的锁存电路。单元12进一步包括两个传送(传输门)晶体管26和28，其栅极端子由字线(WL)驱动。晶体管26是连接在真数据存储节点QT与同真位线(BLT)相关联的节点之间的源漏。晶体管28是连接在补码数据存储节点QB与同补码位线(BLB)相关联的节点之间的源漏。每个反相器22和24中的p沟道晶体管30和32的源极端子在高电源节点处耦合以接收高电源电压(例如，Vdd)，而每个反相器22和24中的n沟道晶体管34和36的源极端子在低电源节点处耦合以接收低电源电压(例如，Gnd)。高电源节点处的高电源电压Vdd以及低电源节点处的低电源电压Gnd包括用于单元12的电压的电源组。字线WL耦合到字线驱动器电路14的输出端，该字线驱动器电路包括形成逻辑反相器的串联连接的p沟道和n沟道MOSFET晶体管对。字线驱动器电路14也在高电源节点处耦合以接收高电源电压(Vdd)，并且在低电源节点处参照低电源电压(Gnd)。字线驱动器电路14的输入端耦合到地址解码器16的输出端。地址解码器16接收地址(Addr)、解码所接收到的地址并且通过字线驱动器电路14选择性地致动字线。

发明内容

在实施例中，一种电路包括：字线；多个存储器单元，该多个存储器单元连接至该字线；下拉晶体管，该下拉晶体管具有连接在该字线与接地节点之间的源漏路径；以及偏置电路，该偏置电路被配置成用于向该下拉晶体管的控制端子施加依赖于温度的偏置电压。

在实施例中，一种电路包括：字线；多个存储器单元，该多个存储器单元连接至该字线；字线驱动器电路，该字线驱动器电路包括p沟道上拉晶体管；n沟道下拉晶体管，该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径；以及n沟道二极管接法晶体管，该n沟道二极管接法晶体管具有连接在正电源节点与n沟道下拉晶体管的栅极端子之间的源漏路径，该n沟道二极管接法晶体管被配置成用于向n沟道下拉晶体管的栅极端子施加依赖于温度的偏置电压。

在实施例中，一种电路包括：字线；多个存储器单元，该多个存储器单元连接至该字线；字线驱动器电路，该字线驱动器电路包括p沟道上拉晶体管；n沟道下拉晶体管，该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径；以及n沟道二极管接法晶体管，该n沟道二极管接法晶体管具有连接在正电源节点与n沟道下拉晶体管的栅极端子之间的源漏路径，该n沟道二极管接法晶体管被配置成用于向n沟道下拉晶体管的栅极端子施加偏置电压，该偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。

附图说明

为了更好地理解这些实施例，现在将仅通过举例的方式参照附图，在附图中：

图1是标准存储器电路的示意图；

图2是具有读取辅助的存储器电路的示意图；