[发明专利]高压元件及其制造方法

说明书

本发明提出一种高压元件及其制造方法。高压元件包含：半导体基板、绝缘结构、栅极、本体区、阱、源极与漏极、以及轻掺杂扩散(lightly doped diffusion,LDD)区。其中，绝缘结构形成于半导体基板的上表面上，用以定义元件区。轻掺杂扩散区形成于元件区中的阱上，于横向上，轻掺杂扩散区介于栅极与漏极之间，且轻掺杂扩散区不与漏极邻接。

技术领域

本发明涉及一种高压元件及其制造方法，特别是指一种能够提高不导通操作时的崩溃防护电压的高压元件及其制造方法。

背景技术

图1A与图1B分别显示一种现有高压元件100的剖视示意图与俯视示意图。其中，所谓的高压元件，指于正常操作时，施加于漏极的电压高于5V；一般而言，高压元件的漏极与栅极间，具有漂移区12a(如图1A中虚线范围所示意)，将漏极与栅极分隔，且漂移区的横向长度根据正常操作时所承受的操作电压而调整。如图1A与图1B所示，LDMOS元件100包含：阱12、隔绝氧化区13、场氧化区14、本体区16、栅极17、源极18、与漏极19。其中，阱12的导电型为N型，形成于基板11上，隔绝氧化区13为区域氧化(local oxidation of silicon,LOCOS)结构，以定义操作区13a，作为高压元件100操作时主要的作用区。操作区13a的范围由图1B中，粗黑虚线框所示意。栅极17覆盖部分场氧化区14。为使高压元件100的导通电阻下降，可减少隔绝氧化区13与场氧化区14的厚度，但如此一来，高压元件100的崩溃防护电压将会下降，限制了高压元件100的应用范围；而为使高压元件100的耐压(withstand voltage)提高，可增加隔绝氧化区13与场氧化区14的厚度，但如此一来，高压元件100的导通电阻将会提高，操作的速度降低，降低元件的性能。

有鉴于此，本发明提出一种能够提高不导通操作时的崩溃防护电压但不影响导通电阻的高压元件及其制造方法。

发明内容

本发明的目的在于克服现有技术的不足与缺陷，提出一种能够提高不导通操作时的崩溃防护电压但不影响导通电阻的高压元件及其制造方法。

为达上述目的，就其中一观点言，本发明提供了一种高压元件，包含：一半导体基板，于一垂直方向上，具有相对的一上表面与一下表面；一绝缘结构，形成于该上表面上，用以定义一元件区；一栅极，形成于该半导体基板的该上表面上的该元件区中；一本体区，具有一第一导电型，形成于该上表面下的该元件区中，且部分该本体区位于该栅极正下方；一阱，具有一第二导电型，形成于该上表面下的该元件区中，该阱于一横向上与该本体区邻接，而形成一接面，且该接面位于该栅极正下方；一源极与一漏极，具有该第二导电型，形成于该上表面下的该元件区中，分别位于该栅极下方的外部靠近该本体区侧与远离该本体区侧，且该漏极与该栅极间，由该阱分开；以及一轻掺杂扩散(lightly doped diffusion,LDD)区，具有该第一导电型，形成于该上表面下的该元件区中的该阱上，于该横向上，该LDD区介于该栅极与该漏极之间，且该LDD区不与该漏极邻接。

为达上述目的，就另一观点言，本发明提供了一种高压元件制造方法，包含：提供一半导体基板，于一垂直方向上，其具有相对的一上表面与一下表面；形成一绝缘结构于该上表面上，用以定义一元件区；形成一栅极于该半导体基板的该上表面上的该元件区中；形成一本体区于该上表面下的该元件区中，该本体区具有一第一导电型，且部分该本体区位于该栅极正下方；形成一阱于该上表面下的该元件区中，该阱具有一第二导电型，且该阱于一横向上与该本体区邻接，而形成一接面，且该接面位于该栅极正下方；形成一源极与一漏极于该上表面下的该元件区中，该源极与该漏极具有该第二导电型，分别位于该栅极下方的外部靠近该本体区侧与远离该本体区侧，且该漏极与该栅极间，由该阱分开；以及形成一轻掺杂扩散(lightly doped diffusion,LDD)区于该上表面下的该元件区中的该阱上，该LDD区具有该第一导电型，于该横向上，该LDD区介于该栅极与该漏极之间，且该LDD区不与该漏极邻接。