[发明专利]用于利用可变定时生成感测放大器使能信号的电路有效
申请号: | 201710254245.0 | 申请日: | 2017-04-18 |
公开(公告)号: | CN107305780B | 公开(公告)日: | 2022-01-28 |
发明(设计)人: | K·J·多里;V·库玛;A·库玛 | 申请(专利权)人: | 意法半导体国际有限公司 |
主分类号: | G11C7/08 | 分类号: | G11C7/08;G11C11/413 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张昊 |
地址: | 荷兰阿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 利用 可变 定时 生成 放大器 信号 电路 | ||
1.一种感测放大器使能信号生成电路,包括:
输入端,所述输入端耦合至存储器的虚拟位线;
电压比较器电路,所述电压比较器电路被配置成用于将所述虚拟位线上的电压与阈值电压进行比较并响应于所述比较而生成输出信号;
多位计数器电路,所述多位计数器电路被配置成用于响应于所述输出信号而计数一个计数值;
上拉电路,所述上拉电路被配置成用于响应于所述输出信号而对所述虚拟位线上的所述电压进行上拉;以及
计数比较器电路,所述计数比较器电路被配置成用于将所述计数值与计数阈值进行比较并响应于所述比较而生成感测放大器使能信号;
其中,所述计数阈值的值取决于用于所述存储器的电源电压电平。
2.如权利要求1所述的电路,其中,所述多位计数器电路是递增计数器并且所述计数值响应于所述输出信号而递增,并且其中,当所述经递增的计数值达到阈值计数值时所述计数比较器电路生成所述感测放大器使能信号。
3.如权利要求1所述的电路,其中,所述多位计数器电路是递减计数器并且所述计数值响应于所述输出信号而递减,并且其中,当所述经递减的计数值达到阈值计数值时所述计数比较器电路生成所述感测放大器使能信号。
4.如权利要求1所述的电路,其中,所述多位计数器电路被配置成用于响应于所述虚拟位线的预先充电而重置为起始计数值。
5.如权利要求1所述的电路,其中,所述上拉电路进一步被配置成用于对所述虚拟位线上的所述电压进行上拉,从而在对所述存储器的读取操作之前对所述虚拟位线进行预先充电。
6.如权利要求1所述的电路,其中,响应于指示所述存储器的电源电压电平的信号而选择所述计数阈值的值。
7.一种感测放大器使能信号生成电路,包括:
输入端,所述输入端耦合至存储器的虚拟位线;
第一电路,所述第一电路被配置成用于响应于所述虚拟位线上的电压下降低于第一阈值而选择性地上拉所述虚拟位线上的所述电压;
第二电路,所述第二电路被配置成用于对所述虚拟位线上的所述电压下降低于所述第一阈值的次数进行计数;以及
第三电路,所述第三电路被配置成用于响应于所述计数的次数满足第二阈值而生成感测放大器使能信号;
其中所述第二阈值的值取决于用于所述存储器的电源电压电平。
8.如权利要求7所述的电路,其中,当所述存储器的字线被断言时,所述第二电路在一段时间内进行所述计数。
9.如权利要求7所述的电路,其中,当所述存储器的字线被断言时,所述第一电路重复地进行选择性上拉。
10.如权利要求7所述的电路,其中,所述计数响应于所述虚拟位线的预先充电而被重置为起始计数值。
11.如权利要求7所述的电路,其中,所述第一电路进一步被配置成用于对所述虚拟位线上的所述电压进行上拉,从而在对所述存储器的读取操作之前对所述虚拟位线进行预先充电。
12.如权利要求7所述的电路,其中,响应于指示用于所述存储器的电源电压电平的信号而选择所述第二阈值的值。
13.一种用于生成信号的方法,包括:
响应于对字线信号的断言,感测存储器的虚拟位线上的下降电压;
响应于所述电压下降低于第一阈值而选择性地上拉所述虚拟位线上的所述电压;
对所述虚拟位线上的所述电压下降低于所述第一阈值的次数进行计数;以及
响应于所述计数的次数满足第二阈值而生成感测放大器使能信号;
其中所述第二阈值的值取决于用于所述存储器的电源电压电平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体国际有限公司,未经意法半导体国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710254245.0/1.html,转载请声明来源钻瓜专利网。