[发明专利]存储器装置、存储器系统和控制存储器装置的方法

权利要求书

1.一种存储器装置，该存储器装置包括：

a)存储器阵列，其包括被设置为多个数据行的多个存储器单元，其中，每个数据行都包括预定数量字节的数据；

b)接口，其被设置成从由所述接口联接的多个CPU核心中的第一CPU核心接收第一读取命令，该第一读取命令从起始字节的地址起按连续寻址顺序请求多个字节的数据；

c)高速缓存存储器，其包括第一缓冲器和第二缓冲器，并且被设置成存储多个数据行；

d)所述第一缓冲器被设置成存储来自所述高速缓存存储器或所述存储器阵列的所述多个数据行中的第一数据行，其中，所述第一数据行包括所述起始字节；

e)所述第二缓冲器被设置成存储来自所述高速缓存存储器或所述存储器阵列的所述多个数据行中的第二数据行，其中，所述第二数据行相对于所述第一数据行连续寻址；

f)输出电路，其被设置成从所述第一缓冲器读取数据，并且被设置成顺序地输出从所述第一数据行的所述起始字节到最高寻址字节的每一个字节；以及

g)所述输出电路被设置成从所述第二缓冲器读取数据，并且被设置成从所述第二数据行的最低寻址字节起顺序输出每一个字节，直到输出了所请求的多个字节的数据为止，以便执行所述第一读取命令，其中，响应于在所述接口上从所述多个CPU核心中的第二CPU核心接收到第二读取命令，将所述第一缓冲器的内容和所述第二缓冲器的内容保持在所述高速缓存存储器中。

2.根据权利要求1所述的存储器装置，所述存储器装置还包括数据选通驱动器，该数据选通驱动器被设置成通过数据选通在所述接口上从所述存储器装置时钟输出各个字节的数据。

3.根据权利要求1所述的存储器装置，其中，所述第二读取命令是用于非顺序存储器请求的。

4.根据权利要求3所述的存储器装置，其中，所述第一读取命令和所述第二读取命令是交错的。

5.根据权利要求1所述的存储器装置，其中，在所述第一读取命令的执行完成时，将所述第一缓冲器的内容和所述第二缓冲器的内容保持在所述高速缓存存储器中。

6.根据权利要求1所述的存储器装置，其中：

a)所述存储器阵列包括非易失性存储器；并且

b)所述接口包括串行接口。

7.根据权利要求1所述的存储器装置，其中，所述高速缓存存储器被设置成存储多个地址，所述多个地址与存储在所述高速缓存存储器中的各个数据行相对应。

8.根据权利要求7所述的存储器装置，其中，响应于所述多个地址中的一个地址匹配所述起始字节的地址，所述第一缓冲器提供来自所述高速缓存存储器的所述第一数据行。

9.根据权利要求7所述的存储器装置，其中，响应于所述多个地址中的一个地址匹配所述起始字节的地址，所述第二缓冲器提供来自所述高速缓存存储器的所述第二数据行。

10.根据权利要求1所述的存储器装置，其中，响应于将所述第一缓冲器的内容和所述第二缓冲器的内容保持在所述高速缓存存储器中，在所述高速缓存存储器中替换所述多个数据行中的最旧的数据行。