[发明专利]存储器装置、存储器系统和控制存储器装置的方法

说明书

存储器装置、存储器系统和控制存储器装置的方法。一种存储器装置包括：存储器阵列，其被设置成存储数据行；接口，其接收第一读取命令，该第一读取命令从起始字节起按连续寻址顺序请求多个字节的数据；高速缓存存储器，其具有存储包括起始字节的第一数据行的第一缓冲器和存储第二数据行的第二缓冲器，第一数据行和第二数据行来自高速缓存存储器或存储器阵列；输出电路，其从第一缓冲器读取数据，并顺序输出从第一数据行的起始字节到最高寻址字节的各字节；以及从第二缓冲器读取数据，并从第二数据行的最低寻址字节起顺序输出各字节，直到所请求字节的数据被输出为止，以执行第一读取命令，第一和第二缓冲器的内容保持在高速缓存存储器中。

技术领域

本发明总体上涉及半导体装置领域，并且更具体地，涉及存储器装置的控制和排布结构，以便缩短读取延迟。

背景技术

在诸如固态硬盘驱动器、可去除数字图像卡等的应用中越来越多地见到非易失性存储器(NVM)。闪速存储器是当今使用的流行NVM技术。然而，闪速存储器具有很多限制，诸如相对较高的功率和相对较慢的操作速度。另外，微处理器性能可能对于存储器读取延迟(read latency)非常敏感。与微处理器相比，许多非易失性存储装置具有相对较慢的读取时间或延迟。另外，微处理器/主机与存储器之间的各种通信协议的许多实现(如串行外围接口(SPI))可以增加比可能因存储器阵列本身造成的延迟更多的延迟。

发明内容

在一个实施方式中，一种存储器装置可以包括：(i)存储器阵列，其具有被设置为多个数据行的多个存储器单元，其中，每个数据行都包括预定数量字节的数据；(ii)接口，其被设置成接收第一读取命令，该第一读取命令从起始字节的地址起按连续寻址次序请求多个字节的数据；(iii)高速缓存存储器，其具有第一缓冲器和第二缓冲器，并且被设置成存储多个数据行；(iv)该第一缓冲器被设置成存储来自高速缓存存储器或者存储器阵列的所述多个数据行中的第一数据行，其中，第一数据行包括所述起始字节；(v)该第二缓冲器被设置成存储来自高速缓存存储器或存储器阵列的所述多个数据行中的第二数据行，其中，第二数据行相对于第一数据行连续寻址；(vi)输出电路，其被设置成从第一缓冲器读取(access)数据，并且被设置成从第一数据行的起始字节到第一数据行的最高寻址字节顺序地输出每一个字节；以及(vii)该输出电路被设置成从第二缓冲器读取数据，并且被设置成从第二数据行的最低寻址字节起顺序输出每一个字节，直到所请求的多个字节的数据已输出为止，以便执行第一读取命令，其中，第一缓冲器和第二缓冲器的内容被保持在高速缓存存储器中。

在一个实施方式中，一种控制具有存储器阵列和高速缓存存储器的存储器装置的方法，该存储器阵列具有被设置为多个数据行的多个存储器单元，并且该高速缓存存储器具有第一缓冲器和第二缓冲器，并且被设置成存储多个数据行，其中，每个数据行都包括预定数量字节的数据，该方法可以包括：(i)通过接口接收第一读取命令，该第一读取命令从起始字节的地址起按连续寻址顺序请求多个字节的数据；(ii)在第一缓冲器中，存储来自高速缓存存储器或存储器阵列的所述多个数据行中的第一数据行，其中，该第一数据行包括所述起始字节；(iii)在第二缓冲器中，存储来自高速缓存存储器或者存储器阵列的所述多个数据行中的第二数据行，其中，第二数据行相对于第一数据行连续寻址；(iv)由输出电路从第一缓冲器读取数据，并且从第一数据行的起始字节到最高寻址字节顺序地输出每一个字节；(v)由输出电路从第二缓冲器读取数据，并且从第二数据行的最低寻址字节起顺序输出每一个字节，直到请求的所述多个字节的数据已经输出为止，以便执行第一读取命令；以及(iv)在高速缓存存储器中保持第一缓冲器的内容和第二缓冲器的内容。

附图说明

图1是根据本发明的实施方式的示例主机和存储器装置排布结构的示意性框图。

图2是根据本发明的实施方式的示例存储器装置结构的示意性框图。

图3是根据本发明的实施方式的示例存储器装置的框图。

图4是根据本发明的实施方式的示例存储器阵列和用于读取数据的缓冲器排布结构的框图。