[发明专利]P沟道DEMOS装置

权利要求书

1.一种制作具有p沟道漏极延伸金属氧化物半导体DEPMOS装置的集成电路IC的方法，其包括：

提供上面具有经掺杂表面层的衬底；

在包含沟道区域的所述经掺杂表面层内形成至少一个n阱指形件，所述至少一个n阱指形件界定n阱长度方向及n阱宽度方向、具有n阱掺杂；

在所述n阱指形件的一侧上形成第一p阱且在所述n阱指形件的相对侧上形成第二p阱；

在其中具有所述沟道区域的所述经掺杂表面层的一部分上形成场电介质层，所述部分界定有源区边界、包含第一有源区，所述第一有源区具有包含沿着所述宽度方向的第一有源区边界(WD边界)的第一有源区边界；

在所述沟道区域上方形成包含栅极电介质层及所述栅极电介质层上的经图案化栅极电极的栅极堆叠，及

在所述第一p阱中形成p+源极且在所述第二p阱中形成p+漏极，

其中所述方法包含掺杂降低指形件边缘区域处理，所述掺杂降低指形件边缘区域处理在所述n阱指形件内、包含在所述WD边界的一部分上方提供掺杂降低指形件边缘区域。

2.根据权利要求1所述的方法，其中通过局部硅氧化LOCOS工艺形成所述场电介质层。

3.根据权利要求1所述的方法，其中通过包含蚀刻及接着氧化硅填充的浅沟槽隔离STI工艺形成所述场电介质层。

4.根据权利要求1所述的方法，其中所述掺杂降低指形件边缘区域处理包括通过反向掺杂对p型掺杂剂进行离子植入以形成所述掺杂降低指形件边缘区域。

5.根据权利要求4所述的方法，其中所述离子植入包括介于1×10¹²cm^-2与1×10¹³cm^-2之间的硼剂量及介于90KeV与200KeV之间的能量。

6.根据权利要求1所述的方法，其中所述掺杂降低指形件边缘区域处理在用于形成所述n阱指形件的n型离子植入期间在所述掺杂降低指形件边缘区域中使用掩蔽材料。

7.根据权利要求1所述的方法，其中所述至少一个n阱指形件包括多个所述n阱指形件。

8.根据权利要求1所述的方法，其中所述经掺杂表面层是经掺杂p型，其中所述形成所述至少一个n阱指形件进一步包括形成与所述n阱指形件相对的超出所述第一p阱的第一额外n阱及与所述n阱指形件相对的超出所述第二p阱的第二额外n阱，且

其中所述方法进一步包括：在所述衬底中形成n掩埋层NBL及n型下沉部，使得所述第一及所述第二额外n阱连同所述NBL及所述n型下沉部一起形成隔离槽。

9.一种p沟道漏极延伸金属氧化物半导体DEPMOS装置，其包括：

衬底，其上具有经掺杂表面层；

形成于所述经掺杂表面层内的至少一个n阱指形件，其界定n阱长度方向及n阱宽度方向、具有n阱掺杂；

位于所述n阱指形件的一侧上、其中包含p+源极的第一p阱及位于所述n阱指形件的相对侧上、包含p+漏极的第二p阱；

栅极堆叠，其界定所述n阱指形件的在所述源极与所述漏极之间的沟道区域、包含栅极电介质层及所述栅极电介质层上的经图案化栅极电极；

位于所述经掺杂表面层的一部分上的场电介质层，所述部分界定有源区边界、包含第一有源区，所述第一有源区具有包含沿着所述宽度方向的第一有源区边界(WD边界)的第一有源区边界，

其中所述n阱指形件包含位于所述WD边界的一部分上方的掺杂降低指形件边缘区域。

10.根据权利要求9所述的DEPMOS装置，其中所述场电介质层包括局部硅氧化LOCOS氧化物。

11.根据权利要求9所述的DEPMOS装置，其中所述掺杂降低指形件边缘区域包括用p型掺杂剂反向掺杂的区域。

12.根据权利要求9所述的DEPMOS装置，其中所述掺杂降低指形件边缘区域包括缺乏所述n阱掺杂的区域。

13.根据权利要求9所述的DEPMOS装置，其中所述掺杂降低指形件边缘区域沿所述n阱长度方向延伸介于1μm与4μm之间的总量且沿所述n阱宽度方向从所述n阱指形件的边缘凹入。

14.根据权利要求9所述的DEPMOS装置，其中所述至少一个n阱指形件包括多个所述n阱指形件。