[发明专利]具有字元抹除与减少写入干扰的非易失性存储器装置

说明书

本发明提供一种非易失性存储器装置包括多个存储单元区块。所述多个存储单元区块配置为存储单元阵列。所述存储单元区块为一个抹除单元，各别包括多个存储单元、第一字元线以及第二字元线。所述多个存储单元各别包括第一存储单元以及第二存储单元。所述存储单元阵列的每一行设置选择信号线，并且所述选择信号线通过多个N型晶体管耦接每一行当中的所述多个存储单元区块。所述多个存储单元区块依据每一行的所述选择信号线提供的选择信号来各别决定是否执行读取操作、写入操作或抹除操作。

技术领域

本发明涉及一种存储器装置，尤其涉及一种具有字元抹除与减少写入干扰的非易失性存储器装置。

背景技术

非易失性存储器由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，已广泛采用在个人电脑和电子设备。随着存储器相关技术的进步，存储器装置的容量越来越大、尺寸越来越小，存储单元抗写入干扰能力越来越弱，将大幅地降低产品良率，而增加存储器装置的制造成本。由于面积的考量，数据抹除的单元区域越来越大，但小区域的数据抹除操作，对于使用者有极大的便利性。举例来说，美国专利公开号：US20080123416公开一种非易失性存储器的电路架构设计，主要通过多个晶体管开关以及区域控制栅极线(local CG line)来达到减少存储单元写入干扰(programdisturb)的功效。然而，此前案仍以大范围的方式进行抹除操作，因此未有字元抹除(byteerase)的功能。再举例来说，美国专利证书号：US9443594公开一种非易失性存储器的电路架构设计，主要通过多个P型晶体管开关以及区域控制栅极线来达到区域抹除的功能。然而，此前案仍以大范围的方式进行写入操作，因此仍未克服写入干扰的问题。有鉴于此，以下将提出多个实施方式来克服上述问题。

发明内容

本发明提供一种非易失性存储器装置具有多个存储单元区块，并且这些存储单元区块可执行小区域性的数据读取操作、数据写入操作以及数据抹除操作，且可大幅减少存储单元写入干扰(program disturb)与达到字元抹除(byte erase)的功能。

本发明的非易失性存储器装置包括多个存储单元区块。所述多个存储单元区块配置为存储单元阵列。所述存储单元区块为一个抹除单元，各别包括多个存储单元、第一字元线以及第二字元线。所述多个存储单元各别包括第一存储单元以及第二存储单元。所述第一字元线耦接每一所述多个存储单元的所述第一存储单元，并且用以提供第一字元信号。所述第二字元线耦接每一所述多个存储单元的所述第二存储单元，并且用以提供第二字元信号。所述存储单元阵列中的每一行设置选择信号线。所述选择信号线通过多个N型晶体管耦接每一行当中的所述多个存储单元区块。所述多个存储单元区块依据每一行的所述选择信号线提供的选择信号来各别决定是否执行读取操作、写入操作或抹除操作。

在本发明的一实施例中，上述的多个存储单元区块各别还包括区域抹除栅极线。所述区域抹除栅极线用以提供抹除电压，并且通过第一N型晶体管耦接每一所述多个存储单元的所述第一存储单元以及所述第二存储单元各别的抹除栅极。所述第一N型晶体管通过控制端接收所述选择信号，以决定是否提供所述抹除电压至每一所述多个存储单元的所述第一存储单元以及所述第二存储单元各别的所述抹除栅极。

在本发明的一实施例中，上述的多个存储单元区块各别还包括区域控制源极线。所述区域控制源极线用以提供源极信号，并且通过第二N型晶体管耦接每一所述多个存储单元的共用源极。所述第二N型晶体管通过控制端接收所述选择信号，以决定是否将所述源极信号提供至每一所述多个存储单元的所述共用源极。

在本发明的一实施例中，上述的多个存储单元区块各别还包括区域控制栅极线。所述区域控制栅极线用以提供栅极信号，并且通过第三N型晶体管耦接每一所述多个存储单元的控制栅极。所述第三N型晶体管通过控制端接收所述选择信号，以决定是否将所述栅极信号提供至每一所述多个存储单元的所述控制栅极。