[发明专利]一种具有快速负载瞬态响应的线性稳压电路有效
申请号: | 201710274232.X | 申请日: | 2017-04-25 |
公开(公告)号: | CN107024958B | 公开(公告)日: | 2018-04-13 |
发明(设计)人: | 明鑫;鲁信秋;张文林;张宣;王卓;张波 | 申请(专利权)人: | 电子科技大学;电子科技大学广东电子信息工程研究院 |
主分类号: | G05F3/16 | 分类号: | G05F3/16 |
代理公司: | 成都点睛专利代理事务所(普通合伙)51232 | 代理人: | 敖欢,葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 具有 快速 负载 瞬态 响应 线性 稳压 电路 | ||
技术领域
本发明属于电源管理技术领域,具体涉及一种具有快速负载瞬态响应的线性稳压电路。
背景技术
随着电子技术的快速发展,开关电源向着低电压大电流方向发展,低压电源变换器的研究与应用成为日益重要的发展方向。对于5V转3V的变换器的设计,由于不再受压差(Dropout Voltage)的限制,因此可以采用N管作为功率管的低压差线性稳压器(LDO),相对于P管作为功率管的低压差线性稳压器LDO,N管需要的尺寸更小,且由于N管作为功率管的低压差线性稳压器的输出电阻为1/gm,n,(其中gm,n为N型功率管的跨导)环路带宽较大,瞬态响应速度较P管作为功率管的低压差线性稳压器更快。在低压高速数字电路的应用中,当开关频率很高时,即负载电流变换的di/dt非常大,为了保证数字电路的可靠性工作,要求供电模块具有很快的响应速度以及带载能力。
传统的片上电容低压差线性稳压器LDO结构有限的环路带宽限制了它的最大响应速度,当负载从轻载快速切换到重载时,输出电压的变化量ΔVout大时可能使数字电路无法正常工作,而带片外大电容的低压差线性稳压器LDO由于片外大电容的存在,使得电路的集成度很难提升,且为了保证环路的稳定性,对片外电容的选取有一定的要求,因此传统的低压差线性稳压器LDO很难应用于这一类的高速数字电路。
发明内容
为了解决传统低压差线性稳压器LDO由于有限的环路带宽很难满足低压高速数字电路的供电需求,本发明提出一种具有快速负载瞬态响应的线性稳压电路,该电路具有快速的瞬态响应速度,可满足大的di/dt负载变化斜率,且具有较小的输出电压的变化量ΔVout,易于集成。
本发明的技术方案为:
一种具有快速负载瞬态响应的线性稳压电路,包括钳位运放电路和缓冲输出级电路,所述钳位运放电路的输入端输入基准电压Vref,
所述缓冲输出级电路包括第二电容C3、第三电阻R3、第六电阻R6、第三PMOS管MP3、第一PNP三极管PNP1、第三NPN三极管NPN3、输出电容COUT和自适应调整电路,
第一PNP三极管PNP1的基极通过第三电阻R3后接所述钳位运放电路的输出端,其发射极接第三PMOS管MP3的漏极和第三NPN三极管NPN3的基极,其集电极接地;第三PMOS管MP3的栅极接第一偏置电压Vb1,其源极接电源电压;第二电容C3连接在第三NPN三极管NPN3的基极和地之间,第三NPN三极管NPN3的发射极通过第六电阻R6和输出电容COUT的并联结构后接地,其集电极接电源电压;
所述自适应调整电路包括第四电阻R4、第五电阻R5、第一电容C2、第四NMOS管MN4、第四PMOS管MP4、第一NPN三极管NPN1、第二NPN三极管NPN2和第二PNP三极管PNP2,
第四电阻R4和第五电阻R5串联,其串联点接第四NMOS管MN4的漏极,第四NMOS管MN4的栅极接第二偏置电压Vb2,其源极接地;第五电阻R5的另一端接所述钳位运放电路的输出端,第四电阻R4的另一端接第二PNP三极管PNP2的基极,第二PNP三极管PNP2的发射极接第一NPN三极管NPN1的发射极,其集电极接地;
第一NPN三极管NPN1的基极和集电极互连并连接第四PMOS管MP4的漏极和第二NPN三极管NPN2的基极;第四PMOS管MP4的栅极接第一偏置电压Vb1,其源极接电源电压;第二NPN三极管NPN2的集电极接电源电压,其发射极连接第三NPN三极管NPN3的基极;第一电容C2连接在第二NPN三极管NPN2的基极和地之间。
具体的,所述钳位运放电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、源随NMOS管MN、第一PMOS管MP1、第二PMOS管MP2、补偿电容C1、第一电阻R1和第二电阻R2,
第一NMOS管MN1和第二NMOS管MN2的源极互连并连接第三NMOS管MN3的漏极,第一NMOS管MN1的栅极作为所述钳位运放电路的输入端,第三NMOS管MN3的栅极连接第二偏置电压Vb2;
第一PMOS管MP1的栅漏短接并连接第一NMOS管MN1的漏极和第二PMOS管MP2的栅极,源随NMOS管MN的栅极接第二NMOS管MN2和第二PMOS管MP2的漏极并通过补偿电容C1后接地;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学;电子科技大学广东电子信息工程研究院,未经电子科技大学;电子科技大学广东电子信息工程研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710274232.X/2.html,转载请声明来源钻瓜专利网。