[发明专利]晶体管及其制作方法

说明书

本发明揭示了一种晶体管及其制作方法，晶体管包括半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；位于所述堆叠结构上的栅极结构。由此在所述第一堆叠层突出所述第二堆叠层所造成的开口中形成了薄膜侧墙，实现了对开口的遮挡，由此降低了栅极与源极/漏极之间的寄生电容。

技术领域

本发明涉及半导体技术领域，特别是涉及一种晶体管及其制作方法。

背景技术

通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子的厚度，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难。

纳米线场效应晶体管(NWFET，Nano-Wire MOSFET)成为一个较佳的尝试方案。一方面，NWFET中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力。另一方面，NWFET缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。但是如何进一步提高NWFET的性能，依然需要付出诸多努力。

发明内容

本发明的目的在于提供一种晶体管及其制作方法，改善栅极与源极/漏极之间的寄生电容。

为解决上述技术问题，本发明提供一种晶体管，包括：

半导体衬底；

位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；

位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及

位于所述堆叠结构上的栅极结构。

可选的，对于所述的晶体管，所述薄膜侧墙的厚度为

可选的，对于所述的晶体管，所述薄膜侧墙的介电常数大于等于20。

可选的，对于所述的晶体管，还包括填充在所述开口内的被所述薄膜侧墙包围的填充侧墙。

可选的，对于所述的晶体管，所述填充侧墙为氧化硅材质或氮化硅材质。

可选的，对于所述的晶体管，所述第一堆叠层突出所述第二堆叠层2nm-20nm。

可选的，对于所述的晶体管，所述第一堆叠层为硅材质，所述第二堆叠层为硅锗材质。

本发明还提供一种晶体管的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及

在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面。

可选的，对于所述的晶体管的制作方法，在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口的步骤包括：

在所述半导体衬底上形成交错堆叠的第一堆叠层和第二堆叠层；

刻蚀所述第二堆叠层，使得所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及

在所述堆叠结构上形成栅极结构