[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，其包括衬底、在衬底上的一个或多个半导体鳍片和在每个半导体鳍片周围的沟槽隔离结构；该沟槽隔离结构包括：与半导体鳍片的延伸方向相交的第一沟槽隔离部和与半导体鳍片的延伸方向平行的第二沟槽隔离部；对沟槽隔离结构执行刻蚀以露出半导体鳍片的一部分；在半导体结构上形成图案化的缓冲层，该缓冲层覆盖第二沟槽隔离部，且具有露出第一沟槽隔离部的开口；在开口中形成绝缘物层，该绝缘物层的上表面与半导体鳍片的上表面基本齐平；以及去除缓冲层。本发明可以尽量避免现有技术中可能造成的SDB区域的氧化物损失问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。

背景技术

FinFET(Fin Field Effect Transistor，鳍式场效应晶体管)是一种优异的器件结构，其可以代替传统的平面型CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)结构，可以满足进一步缩小器件尺寸的需求。为了在一个芯片中获得比较高的图案密度，需要比较小的鳍片之间的尺寸。然而，在传统工艺中，比较小的鳍片之间的尺寸容易导致多晶硅伪栅极与有源区之间的桥接。图1A中示出了半导体鳍片101、在半导体鳍片之间的沟槽103、在沟槽103中的二氧化硅层102、在二氧化硅层102上的伪栅极104和伪栅极104上的硬掩模层105。如图1A中圆圈中示出的，在半导体鳍片101之间的距离比较小的情况下，该伪栅极容易与半导体鳍片的有源区发生桥接，从而影响器件可靠性。

为了解决上述可能发生的桥接问题，目前工艺制造中，可以将沟槽中的二氧化硅层抬高，然后在抬高后的二氧化硅层上形成伪栅极，如图1B所示，这可以称为SDB(singlediffusion break，单扩散截断)工艺。该SDB工艺还可以增加芯片的图案密度。

发明内容

本发明的发明人发现，目前的SDB工艺容易造成SDB区域的二氧化硅被刻蚀，从而造成沟槽中的氧化物损失，最终将会影响器件可靠性。

根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底、位于所述衬底上的一个或多个半导体鳍片、以及在每个半导体鳍片周围的沟槽隔离结构；其中，所述沟槽隔离结构的上表面与所述半导体鳍片的上表面基本齐平，所述沟槽隔离结构包括：与所述半导体鳍片的延伸方向相交的第一沟槽隔离部，以及与所述半导体鳍片的延伸方向平行的第二沟槽隔离部；对所述沟槽隔离结构执行刻蚀以露出所述半导体鳍片的一部分；在对所述沟槽隔离结构执行刻蚀后，在所述半导体结构上形成图案化的缓冲层，所述缓冲层覆盖所述第二沟槽隔离部，并且具有露出所述第一沟槽隔离部的开口；在所述开口中形成绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平；以及去除所述缓冲层。

在一个实施例中，在所述开口中形成绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平的步骤包括：在形成所述缓冲层后的半导体结构上形成绝缘物层，所述绝缘物层填充所述开口；以及对所述绝缘物层执行回蚀刻，以使得所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平。

在一个实施例中，在对所述绝缘物层执行回蚀刻的步骤中，该回蚀刻还去除了所述缓冲层的一部分；在去除所述缓冲层的一部分之后，所述缓冲层的上表面高于所述半导体鳍片的上表面，或者所述缓冲层的上表面与所述半导体鳍片的上表面齐平。

在一个实施例中，采用沉积工艺形成所述绝缘物层，其中，所述沉积工艺的温度范围是200℃至400℃。

在一个实施例中，采用基于氟的等离子体处理工艺执行所述回蚀刻。

在一个实施例中，在所述半导体结构上形成图案化的缓冲层的步骤包括：形成覆盖在所述半导体结构上的缓冲层；在所述缓冲层上形成图案化的掩模层；以所述掩模层作为掩膜，刻蚀所述缓冲层以形成开口，所述开口露出所述第一沟槽隔离部；以及去除所述掩模层。