[发明专利]用于制造半导体器件的方法

说明书

相关申请的交叉引用

于2016年5月2日提交的日本专利申请No.2016-092276的全部公开内容，包括说明书、附图和摘要，通过引用合并于本文中。

技术领域

本发明涉及一种用于制造半导体器件的方法，并且优选地针对用于制造包括例如固态图像感测元件的半导体器件的方法而被使用。

背景技术

作为固体图像感测元件，使用CMOS(互补金属氧化物半导体)的固体图像感测元件(CMOS图像传感器)已经开发。CMOS图像传感器包括多个像素，每个像素具有光电二极管和传输晶体管。

关于CMOS图像传感器，已知在半导体衬底中提供吸除层的技术作为针对暗时间白斑的对策，并且已知终止氢悬键的被称为“氢烧结”的技术作为针对暗时间白斑或暗电流的对策。

日本未审查专利申请公开No.2015-130397(专利文献1)、日本未审查专利申请公开No.2015-130396(专利文献2)、日本未审查专利申请公开No.2014-99482(专利文献3)和日本未审查专利申请公开No.2014-99481(专利文献4)均公开了在硅衬底上方具有外延层的硅外延晶片中通过簇离子照射在硅衬底中形成吸除层的技术。

日本未审查专利申请公开No.2010-34181(专利文献5)、日本未审查专利申请公开No.2009-295918(专利文献6)、日本未审查专利申请公开No.2009-59824(专利文献7)和日本未审查专利申请公开No.2007-81205(专利文献8)均公开了氢烧结技术。

[专利文献]

[专利文献1]日本未审专利申请公开No.2015-130397

[专利文献2]日本未审专利申请公开No.2015-130396

[专利文献3]日本未审专利申请公开No.2014-99482

[专利文献4]日本未审专利申请公开No.2014-99481

[专利文献5]日本未审专利申请公开No.2010-34181

[专利文献6]日本未审专利申请公开No.2009-295918

[专利文献7]日本未审专利申请公开No.2009-59824

[专利文献8]日本未审专利申请公开No.2007-81205

发明内容

本发明人在CMOS图像传感器的开发中针对具有吸除层的硅外延晶片的使用和氢烧结处理进行了研究。

总体而言，在硅外延晶片中形成诸如光电二极管和传输晶体管之类的元件以及在该元件之上的导线之后，在例如约400℃的温度执行氢烧结处理。考虑到元件的特性变化或由铝、铜等形成的导线的耐热性，难以将氢烧结的温度设定在等于或高于上述温度的温度。

然而，以下问题已经变得清楚：在约400℃的温度，硅和氧化物膜之间的界面处的悬键不能被充分终止；这导致由于界面能级引起的漏电流，使得不可能改善诸如暗时间白斑或暗电流之类的器件特性。

对于具有光电二极管的半导体器件，希望减少暗时间白斑、暗电流等，即提高半导体器件的性能。

从本说明书和附图的描述中，其他目的和新颖特征将是显而易见的。

根据一个实施例，在用于制造半导体器件的方法中执行半导体器件的制造步骤，该制造步骤包括：提供半导体衬底，所述半导体衬底具有吸除层和外延层，该吸除层通过在其内部离子注入簇而形成，外延层形成在吸除层的顶部；使半导体衬底经受在800℃或更高的热处理，由此形成氢吸附位置，随后进行在600℃或更高的热处理。

根据其它实施例，可以改善半导体器件的性能。

附图说明

图1是表示第一实施例的半导体器件的配置示例的电路框图；

图2是表示像素的配置示例的电路图；

图3是表示第一实施例的半导体器件的像素的平面图；

图4是表示其中形成第一实施例的半导体器件的芯片区域的平面图；

图5是表示在第一实施例的半导体器件的外围电路区域中形成的晶体管的平面图；

图6是第一实施例的半导体器件的主要部分的横截面图；

图7是表示第一实施例的半导体器件的一些制造步骤的工艺流程图；

图8是表示图7之后半导体器件的其他制造步骤的工艺流程图；

图9是在制造步骤中的第一实施例的半导体器件的主要部分的横截面视图；