[发明专利]半导体器件

说明书

技术领域

示例实施方式涉及半导体器件。例如，至少一些示例实施方式涉及在栅结构的侧壁上包括间隔物的半导体器件。

背景技术

鳍型FET在栅结构的侧壁上可以具有间隔物，并且该间隔物可以包括氮化物，例如硅氮化物。硅氮化物可以具有高介电常数和低带隙能量，并且因此可以易于泄漏电流。

发明内容

示例实施方式提供具有优良特性的半导体器件。

根据示例实施方式，提供一种半导体器件。该半导体器件可以包括：在衬底上的有源鳍；在有源鳍上的栅结构；直接在栅结构的侧壁上的栅间隔物结构，该栅间隔物结构包括顺序堆叠的硅碳氮氧化物(SiOCN)图案和二氧化硅(SiO₂)图案；以及源极/漏极层，其在有源鳍的与栅间隔物结构相邻的部分上。

根据示例实施方式，提供一种半导体器件。该半导体器件可以包括：在衬底上的有源鳍；在有源鳍上的栅结构；栅间隔物结构，其在有源鳍上使得栅间隔物结构覆盖栅结构的侧壁；以及源极/漏极层，其在有源鳍的与栅间隔物结构相邻的部分上。栅间隔物结构可以包括：在有源鳍上的防扩散图案；在防扩散图案上的硅碳氮氧化物图案，硅碳氮氧化物图案包括沿一方向截取的具有L状形状的剖面；在硅碳氮氧化物图案上的防释气图案(outgassing prevention pattern)，防释气图案包括沿所述方向截取的具有L状形状的剖面；以及在防释气图案上的补偿图案(offset pattern)。

根据示例实施方式，提供一种半导体器件。该半导体器件可以包括：衬底；从衬底的上表面突出的有源区域；以及在栅极的侧壁上的栅间隔物，栅间隔物为包括具有二氧化硅的补偿图案的多层结构。

在根据示例实施方式的半导体器件中，栅间隔物结构可以包括补偿图案，补偿图案具有比硅氮化物或硅碳氮氧化物的介电常数更低的介电常数，并且具有比硅氮化物或硅碳氮氧化物的带隙更高的带隙。因此，可以减少通过栅间隔物结构的泄漏电流，并且可以减小栅结构之间的寄生电容。因此，半导体器件可以具有优良的电特性。

附图说明

由以下结合附图的详细描述，示例实施方式将被更清楚地理解。图1至77示出了如此处描述的非限定、示例实施方式。

图1至36是示出制造根据示例实施方式的半导体器件的方法的阶段的俯视图和剖面图；

图37是示出根据示例实施方式的半导体器件的剖面图；

图38至75是示出制造根据示例实施方式的半导体器件的方法的阶段的俯视图和剖面图；以及

图76和77是示出根据示例实施方式的半导体器件的剖面图。

具体实施方式

图1至36是示出制造根据示例实施方式的半导体器件的方法的阶段的俯视图和剖面图。具体地，图1、3、6、9、13、17、22、25、27、30和33是俯视图，并且图2、4-5、7-8、10-12、14-16、18-21、23-24、26、28-29、31-32和34-36是剖面图。

图2、7、10、14、16、18、20、23、31和34分别是沿相应俯视图的线A-A'截取的剖面图，图4、28和35分别是沿相应俯视图的线B-B'截取的剖面图，并且图5、8、11、12、15、19、21、24、26、29、32和36分别是沿相应俯视图的线C-C'截取的剖面图。

参考图1和2，衬底100的上部可以被部分地蚀刻以形成第一凹陷110，并且隔离图案120可以形成以填充第一凹陷110的下部。

衬底100可以包括半导体材料，例如硅、锗、硅-锗等，或者III-V半导体化合物，例如GaP、GaAs、GaSb等。在一些实施方式中，衬底100可以为绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。

由于第一凹陷110形成在衬底100上，有源区域105可以限定在衬底100上。有源区域105可以从衬底100的上表面突出，并且因此也可以被称为有源鳍。衬底100的在其上有源鳍105不被形成的区域可以被称为场区域。

在示例实施方式中，有源鳍105可以在基本上平行于衬底100的上表面的第一方向上延伸，并且多个有源鳍105可以在可基本上平行于衬底100的上表面且交叉第一方向的第二方向上形成。在示例实施方式中，第一方向和第二方向可以以直角彼此交叉，并且因此可以基本上彼此垂直。

在示例实施方式中，通过在衬底100上形成隔离层以充分填充第一凹陷110，平坦化隔离层直到衬底100的上表面可以被暴露，以及去除隔离层的上部以暴露第一凹陷110的上部，隔离图案120可以被形成。隔离层可以由例如硅氧化物的氧化物形成。