[发明专利]一种高压LED芯片的制造方法

说明书

本发明提供一种高压LED芯片的制造方法，包括步骤：S1、对所述高压LED芯片的外延片进行光刻并在刻蚀出第一指定图形；S2、在所述外延片生成CBL，按照第二指定图形对所述CBL进行光刻，形成基片；S3、在所述基片上生长ITO并进行Mesa光刻，腐蚀所述ITO后进行Mesa刻蚀，形成形状为第三指定图形的所述ITO；S4、在所述基片上生长绝缘层，通过光刻或刻蚀去除多余的所述绝缘层，蒸镀PN电极金属，形成所述高压LED芯片。在保证高压LED芯片品质的前提下，大大简化光刻次数，缩短制程周期，降低成本，同时一定程度提升发光面积。

技术领域

本发明涉及LED芯片制造技术领域，特别是涉及一高压LED芯片的制造方法。

背景技术

高压(HV)LED芯片是在LED芯片制备段将多颗芯片串联发光，减少下游封装厂焊线次数，提高其生产效率并节约成本，且封装体的可靠性随着焊线次数的减少有所提升。

目前国内外主流LED芯片生产厂家采用的技术路线为6道光刻(mask)，分别为Mesa光刻、深刻蚀光刻(Isolation)、CBL(Current barrier layer)光刻、ITO光刻、PN金属光刻、SiO₂光刻。该技术路线光刻次数多，工序复杂，产出效率低；且ITO光刻为适应光刻精度，需要缩小图形尺寸，这样会牺牲一定的发光面积。

随着LED行业竞争加剧，成本控制变得越来越重要，需要芯片能够节约发光面积、减少制备成本、加快产出效率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压LED芯片的制造方法，用于解决现有技术中工序复杂，成本高、效率低的问题。

本发明提供一种高压LED芯片的制造方法，包括步骤：S1、对所述高压LED芯片的外延片进行光刻并在刻蚀出第一指定图形；S2、在所述外延片生成CBL，按照第二指定图形对所述CBL进行光刻，形成基片；S3、在所述基片上生长ITO并进行Mesa光刻，腐蚀所述ITO后进行Mesa刻蚀，形成形状为第三指定图形的所述ITO；S4、在所述基片上生长绝缘层，通过光刻或刻蚀去除多余的所述绝缘层，蒸镀PN电极金属，形成所述高压LED芯片。

于本发明的一实施例中，所述步骤S1包括步骤：S11、清洁所述外延片；S12、在所述外延片上进行Isolation光刻，将裸露部分刻蚀至所述高压LED芯片的衬底层；S13、去除光刻胶，并清洗干净。

于本发明的一实施例中，所述步骤S2包括步骤：S21、在所述外延片的表面沉积SiO₂作为所述CBL；S22、对所述CBL进行光刻，形成形状为所述第二指定图形的CBL；S23、腐蚀所述第二指定图形外的多余的SiO₂；S24、去除光刻胶，并清洗干净。

于本发明的一实施例中，所述CBL的厚度为250nm～500nm。

于本发明的一实施例中，所述步骤S3包括步骤：S31、在所述基片上蒸镀或溅射形成ITO；S32、对所述ITO进行光刻形成形状为所述第三指定图形的所述ITO；S33、腐蚀所述第三指定图形外的多余的所述ITO；S34、使用ICP刻蚀所述ITO的外延；S35、去除光刻胶，并清洗干净。

于本发明的一实施例中，所述ITO的厚度为20nm～200nm；所述ICP刻蚀的深度为1μm～2μm。

于本发明的一实施例中，所述步骤S4包括步骤：S41、在所述基片的表面沉积SiO₂作为所述绝缘层；S42、对所述绝缘层进行光刻形成形状为第四指定图形的所述绝缘层；S43、使用湿法腐蚀或干法刻蚀去除所述第四指定图形外的多余SiO₂；S44、蒸镀金属电极；S45、剥离多余金属；S46、去除光刻胶，并清洗干净。

于本发明的一实施例中，所述绝缘层的厚度为80nm～500nm；所述电极厚度为1μm～3μm。