[发明专利]一种混合结沟槽型的肖特基势垒二极管在审
申请号: | 201710289000.1 | 申请日: | 2017-04-27 |
公开(公告)号: | CN107123691A | 公开(公告)日: | 2017-09-01 |
发明(设计)人: | 张小辛;郭涵;郑晨焱;粟笛 | 申请(专利权)人: | 中航(重庆)微电子有限公司 |
主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L29/06;H01L21/336 |
代理公司: | 上海申新律师事务所31272 | 代理人: | 俞涤炯 |
地址: | 401331 重庆*** | 国省代码: | 重庆;85 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 混合 沟槽 肖特基势垒二极管 | ||
1.一种混合结沟槽型的肖特基势垒二极管,其特征在于,包括:
衬底;
外延层,生长于所述衬底的上表面,所述外延层的上表面形成有多个沟槽,所述沟槽的顶部形成有横向扩散的掺杂区;
隔离介质层,覆盖所述沟槽的侧部和底部以及所述掺杂区的侧部表面;
多晶硅层,填充每个所述沟槽;
所述多晶硅层的上表面与所述外延层的上表面齐平形成一平坦表面;
第一金属层,覆盖于所述平坦表面上方;
第二金属层,覆盖于所述第一金属层的上表面。
2.根据权利要求1所述的肖特基势垒二极管,其特征在于,所述掺杂区的截面的两端呈半圆形。
3.根据权利要求2所述的肖特基势垒二极管,其特征在于,所述掺杂区的截面的两端呈四分之一圆形。
4.根据权利要求1所述的肖特基势垒二极管,其特征在于,所述沟槽在所述外延层中的深度范围在1μm~20μm之间。
5.根据权利要求1所述的肖特基势垒二极管,其特征在于,所述掺杂区为P型掺杂区。
6.一种混合结沟槽型的肖特基势垒二极管的制备方法,其特征在于,包括:
步骤S1,提供一衬底;
步骤S2,于所述衬底的上表面生长一外延层;
步骤S3,于所述外延层的上表面沉积一第一介质层;
步骤S4,对所述第一介质层进行刻蚀,以于所述第一介质层内形成截止于所述外延层的上表面的多个通孔;
步骤S5,采用注入工艺向所述通孔底部的所述外延层内进行掺杂,形成横向扩散的掺杂区;
步骤S6,以所述第一介质层为掩膜对所述掺杂区进行刻蚀,形成延伸至所述外延层内的沟槽;
步骤S7,于所述第一介质层的上表面和侧部以及所述沟槽的侧部和底部覆盖一第二介质层;
步骤S8,形成一多晶硅层以填充所述沟槽;
步骤S9,刻蚀所述多晶硅层至所述沟槽中使得所述多晶硅层的上表面与所述外延层齐平;
步骤S10,去除所述外延层上方的所述第一介质层和所述第二介质层,以将所述外延层暴露,所述多晶硅层的上表面与暴露出的所述外延层的上表面形成一平坦表面;
步骤S11,于所述平坦表面上覆盖一第一金属层;
步骤S12,于所述第一金属层上覆盖一第二金属层。
7.根据权利要求6所述的制备方法,其特征在于,所述倾斜注入工艺的注入方向与所述外延层的中垂线形成的夹角的范围在5°~80°之间。
8.根据权利要求6所述的制备方法,其特征在于,所述步骤S11完成后,还需对所述第一金属层进行快速退火处理,以在所述第一金属层表面形成一金属硅化物层,再执行所述步骤S12。
9.根据权利要求6所述的制备方法,其特征在于,所述步骤S4,所述步骤S6和所述步骤S9中刻蚀方法为干法刻蚀。
10.根据权利要求6所述的制备方法,其特征在于,所述掺杂区为P型掺杂区。
11.根据权利要求6所述的制备方法,其特征在于,所述步骤S5中,采用倾斜注入工艺向所述通孔底部的所述外延层内进行掺杂,形成横向扩散的所述掺杂区。
12.根据权利要求6所述的制备方法,其特征在于,所述步骤S5中,采用垂直注入工艺向所述通孔底部的所述外延层内进行掺杂并加热扩散,形成横向扩散的所述掺杂区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中航(重庆)微电子有限公司,未经中航(重庆)微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710289000.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类