[发明专利]单粒子瞬态扰动加固锁存电路

权利要求书

1.一种单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路包括第一低通滤波单元以及锁存器，其中：

数据输入端的第一路数据输入与所述锁存器的第一输入端相连，所述数据输入端的第二路数据输入通过所述第一低通滤波单元与所述锁存器的第二输入端相连，所述第一低通滤波单元是由无源器件组成的用于去除高频信号的电路单元。

2.根据权利要求1所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述第一低通滤波单元包括第一电阻和第一电容，所述数据输入端的第二路数据输入通过依次串联的所述第一电阻和所述第二电容与所述锁存器的第二输入端相连。

3.根据权利要求2所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述第一电阻为高阻多晶电阻，所述第一电容为金属与金属层间MIM电容。

4.根据权利要求1至3中任一所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路还包括串联的第一反相器和第二反相器，所述数据输入端的第二路数据输入依次通过串联的所述第一反相器、所述第二反相器、所述第一低通滤波单元后与所述锁存器的第二输入端相连。

5.根据权利要求1所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路还包括第二低通滤波单元，时钟输入端的时钟输入通过所述第二低通滤波单元控制所述锁存器的数据写入与锁存，所述第二低通滤波单元是由无源器件组成的电路单元。

6.根据权利要求5所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路还包括第一传输门和第二传输门，其中：

所述时钟输入端的时钟输入通过所述第二低通滤波单元后，分别与所述第一传输门和所述第二传输门的栅极相连；

所述数据输入端的第一路数据输入与所述第一传输门的输入端相连，所述数据输入端的第二路数据输入在经过所述第一低通滤波单元后与所述第二传输门的输入端相连，所述第一传输门的输出端与所述锁存器的第一输入端相连，所述第二传输门的输出端与所述锁存器的第二输入端相连。

7.根据权利要求5所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述第二低通滤波单元包括第二电阻和第二电容，所述时钟输入端的时钟输入依次通过串联的所述第二电阻和所述第二电容后控制所述锁存器的数据写入与锁存。

8.根据权利要求7所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述第二电阻为高阻多晶电阻，所述第二电容为MIM电容。

9.根据权利要求5至8中任一所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路还包括第三反相器和第四反相器，所述时钟输入端的时钟输入依次经过串联的所述第三反相器、所述第四反相器、所述第二低通滤波单元后控制所述锁存器的数据写入与锁存。

10.根据权利要求1所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述锁存器为双互锁存储单元DICE结构。