[发明专利]单粒子瞬态扰动加固锁存电路

说明书

技术领域

本发明属于电路设计领域，涉及一种单粒子瞬态扰动加固锁存电路。

背景技术

电子器件在太空中工作时，会受到高能质子、高能中子及宇宙重离子的轰击。撞击本身以及撞击产生的次级粒子，都会在体硅上电离电子空穴对，当电离积累的电荷数量达到一定量级时，会对电路状态产生扰动。如：存储类单元的位翻转、组合逻辑中的瞬态脉冲等，这些效应常被称为单粒子效应。

在大尺寸工艺条件下，单粒子效应对电路的影响主要表现为单粒子翻转（英文：single event upset，简称：SEU），主要影响带存储结构的电路。而对于小尺寸工艺而言，电路不但会受到单粒子翻转效应的影响，同样也会受到单粒子瞬态（英文：single event transient，简称： SET）扰动效应的影响。上述两种效应对电子器件在空间中应用的稳定性和可靠性产生了巨大的威胁。

国际上已经展开了很多有关单粒子效应加固设计的电路结构研究。进入深亚微米工艺之后，如何在不多占用功耗和面积条件下，提高器件抗单粒子效应的能力，一直是大家关注的重点。

发明内容

为了解决相关技术中因小尺寸电路工艺中单粒子翻转以及单粒子瞬态扰动效应的影响，导致电子器件在空间中的应用的稳定性和可靠性比较差的问题，本申请提供了一种单粒子瞬态扰动加固锁存电路，其在不增加功耗和降低电路工作频率的基础上，利用无源器件组成一个低通滤波器，在数据数据输入端对单粒子瞬态效应产生的扰动进行滤波，进而提升锁存器、触发器等时序逻辑电路的抗单粒子效应能力。

本发明的技术方案实现如下：

一种单粒子瞬态扰动加固锁存电路，该单粒子瞬态扰动加固锁存电路包括第一低通滤波单元以及锁存器，其中：数据输入端的第一路数据输入与锁存器的第一输入端相连，该数据输入端的第二路数据输入通过第一低通滤波单元与锁存器的第二输入端相连，第一低通滤波单元是由无源器件组成的用于去除高频信号的电路单元。

通过利用无源器件组成可以去除高频信号的低通滤波单元，滤波能力仅需大于单粒子瞬态扰动产生的最大脉冲宽度，不会影响锁存电路的工作频率、电路结构简单；同时由于无源器件本身不会产生单粒子瞬态扰动，也不会增加存储单元面积和功耗，所以能够有效提高锁存器、触发器等时序逻辑电路的抗单粒子效应的能力。

可选的，该第一低通滤波单元包括第一电阻和第一电容，该数据输入端的第二路数据输入通过依次串联的第一电阻和第二电容与锁存器的第二输入端相连。

由于电阻和电容都为无源器件，本身不会产生单粒子瞬态扰动，所以非常适合用于锁存器、触发器等时序逻辑电路的单粒子效应加固，同时又不增加功耗和降低电路工作频率。第一低通滤波单元采用第一电阻和第一电容串联的形式，在不增加电路面积、功耗，不降低电路工作频率的基础上，提高电路的抗单粒子效应的能力。

可选的，第一电阻为高阻多晶电阻，第一电容为金属与金属层间 (英文：Metal-Insulator-Metal，简称：MIM)电容。

第一电阻采用特殊的高阻多晶电阻，第一电容采用MIM电容实现，高阻多晶实现时突破设计规则的最小线宽限制，电阻归一化后的阻值能够达到10K/方块以上，从而缩小了版图面积、提升了加固效率。

可选的，该单粒子瞬态扰动加固锁存电路还包括串联的第一反相器和第二反相器，该数据输入端的第二路数据输入依次通过串联的第一反相器、第二反相器、第一低通滤波单元后与该锁存器的第二输入端相连。

通过引入在数据输入端与第一低通滤波单元之间采用串联的第一反相器和第二反相器，对第一低通滤波单元起到了防止与前级电路产生电阻分压的保护作用。

可选的，该单粒子瞬态扰动加固锁存电路还包括第二低通滤波单元，时钟输入端的时钟输入通过第二低通滤波单元控制锁存器的数据写入与锁存，第二低通滤波单元是由无源器件组成的电路单元。

类似的，通过在时钟输入端增加无源器件组成的低通滤波单元，由于无源器件本身不会产生单粒子瞬态扰动，也不会增加存储单元面积和功耗，所以在对锁存器进行时钟控制时，能够有效提高锁存器、触发器等时序逻辑电路的抗单粒子效应的能力。

可选的，该单粒子瞬态扰动加固锁存电路还包括第一传输门和第二传输门，其中：该时钟输入端的时钟输入通过第二低通滤波单元后，分别与第一传输门和第二传输门的栅极相连；数据输入端的第一路数据输入与第一传输门的输入端相连，数据输入端的第二路数据输入在经过第一低通滤波单元后与第二传输门的输入端相连，第一传输门的输出端与锁存器的第一输入端相连，第二传输门的输出端与锁存器的第二输入端相连。