[发明专利]半导体电路

权利要求书

1.一种半导体电路，包括：

第一电路，其基于时钟信号的电压电平、以及使能信号的电压电平或扫描使能信号的电压电平，确定第一节点的值；

第二电路，其基于所述第一节点的电压电平和所述时钟信号的电压电平确定第二节点的值；

第三电路，其基于所述第二节点的电压电平确定第三节点的值；以及

第四电路，其基于所述第二节点和所述时钟信号的电压电平确定第四节点的值，

其中，所述第三电路包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管彼此串联连接并且选通到所述第二节点的电压电平，以确定所述第三节点的值，以及

其中，所述第四电路包括第三晶体管，其被选通到所述时钟信号的电压电平，以电连接所述第三节点和所述第四节点。

2.根据权利要求1所述的半导体电路，

其中，所述第一电路包括第四晶体管、第五晶体管、以及第六晶体管，所述第四晶体管被选通到所述时钟信号的电压电平以提供电源电压，所述第五晶体管与所述第四晶体管串联连接并且被选通到所述使能信号的电压电平，以将电源电压提供给第一节点，所述第六晶体管被选通到使能信号的电压电平，以向第一节点提供地电压。

3.根据权利要求1所述的半导体电路，

其中，所述第一电路还包括第四晶体管、第五晶体管、以及第六晶体管，所述第四晶体管被选通到所述时钟信号的电压电平以提供电源电压，所述第五晶体管与所述第四晶体管串联连接并且被选通到所述扫描使能信号的电压电平，以向所述第一节点提供所述电源电压，所述第六晶体管被选通到所述扫描使能信号的电压电平，以向所述第一节点提供地电压。

4.根据权利要求1所述的半导体电路，

其中，所述第二电路包括：第四晶体管，其被选通到所述时钟信号的电压电平以提供电源电压；第五晶体管，其与所述第四晶体管并联连接并且被选通到所述第三节点的电压电平，以提供所述电源电压；第六晶体管，其与所述第四晶体管和所述第五晶体管串联连接，并且被选通到所述第一节点的电压电平，以向所述第二节点提供电源电压；第七晶体管，其被选通到所述第一节点的电压电平以向所述第二节点提供地电压；第八晶体管，其被选通到所述第三节点的电压电平以提供所述地电压；以及第九晶体管，其与所述第八晶体管串联连接并且被选通到所述时钟信号的电压电平，以向所述第二节点提供所述地电压。

5.根据权利要求4所述的半导体电路，

其中，当所述时钟信号的电压电平为第一逻辑电平时，所述第二节点的值由所述第四晶体管、所述第六晶体管和所述第七晶体管中的至少一个提供的电压电平确定，并且第三节点值由第二节点的电压电平确定。

6.根据权利要求5所述的半导体电路，

其中，当所述时钟信号的电压电平从所述第一逻辑电平转变为第二逻辑电平时，所述第二节点的值由所述第三节点的电压电平维持，并且所述第三节点的值由所述第二节点的电压电平维持。

7.根据权利要求1所述的半导体电路，

其中，所述第四电路包括：第四晶体管，其被选通到所述第二节点的电压电平，以向所述第四节点提供电源电压；第五晶体管，其并联连接到所述第四晶体管并且被选通到所述时钟信号的电压电平，以向所述第四节点提供所述电源电压；第六晶体管，其被选通到所述第二节点的电压电平以提供地电压；以及第七晶体管，其与所述第六晶体管串联连接，以向所述第四节点提供所述地电压。

8.一种半导体电路，包括：

第一节点，当时钟信号处于第一逻辑电平时，其具有与使能信号的逻辑电平或扫描使能信号的逻辑电平不同的逻辑电平值；

第二节点，其中当所述时钟信号处于所述第一逻辑电平时，由所述第一节点的逻辑电平确定第二节点的值，并且当所述时钟信号处于第二逻辑电平时，所述第二节点的值由第三节点的逻辑电平维持；

第三节点，其中第三节点的值由所述第二节点的逻辑电平确定；以及

第四节点，其中当时钟信号处于第二逻辑电平时由第二节点的逻辑电平确定第四节点的值，

其中，所述第四节点通过第一晶体管和第二晶体管放电，所述第一晶体管被选通到所述第二节点的电压电平以向所述第四节点提供地电压，所述第二晶体管被选通到所述时钟信号的电压电平，以电连接所述第三节点和第四节点。