[发明专利]半导体电路

说明书

相关申请的交叉引用

本美国非临时专利申请在35U.S.C.§119下要求于2016年4月28日提交到韩国知识产权局的第10-2016-0052148号的韩国专利申请的优先权，其公开内容通过引用全文合并于此。

技术领域

本公开涉及半导体电路。

背景技术

工艺的小型化已经导致更多的逻辑电路集成在单个芯片上。芯片每单位面积的功耗相应地逐渐增加。为此，在使用这种芯片的电子设备中，发热的问题已经成为重要的问题。

工作电路的触发器可以被认为是在电子设备中消耗大量功率的典型元件，即使当通过时钟门给操作电路提供信号时钟时也是如此。降低这种元件和集成在芯片上的总体工作电路的功耗已经变得非常重要。

发明内容

根据本公开的一个方面，提供一种半导体电路，其中提高了可靠性，提高了速度，同时降低了功耗。

根据本公开的另一方面，一种半导体电路包括第一电路、第二电路、第三电路和第四电路。第一电路基于时钟信号的电压电平、以及使能信号的电压电平或扫描使能信号的电压电平，确定第一节点的值。第二电路基于第一节点和时钟信号的电压电平确定第二节点的值。第三电路基于第二节点的电压电平确定第三节点的值。第四电路基于第二节点和时钟信号的电压电平确定第四节点的值。第三电路包括彼此串联连接并且选通到第二节点的电压电平以确定第三节点的值的第一晶体管和第二晶体管。第四电路包括被选通到时钟信号的电压电平以电连接第三节点和第四节点的第三晶体管(N6)。

根据本公开的另一方面，一种半导体电路包括第一节点、第二节点、第三节点和第四节点。当时钟信号处于第一逻辑电平时，第一节点具有与使能信号的逻辑电平或扫描使能信号的逻辑电平不同的逻辑电平值。在第二节点中，当时钟信号处于第一逻辑电平时，由第一节点的逻辑电平确定第二节点的值，并且当时钟信号处于第二逻辑电平时，该第二节点的值由第三节点的逻辑电平维持。在第三节点中，由第二节点的逻辑电平确定第三节点的值。在第四节点中，当时钟信号处于第二逻辑电平时，由第二节点的逻辑电平确定第四节点的值。第四节点通过第一晶体管和第二晶体管放电，所述第一晶体管被选通到第二节点的电压电平以向第四节点提供地电压，所述第二晶体管被选通到时钟信号的电压电平，以电连接第三节点和第四节点。

根据本公开的另一方面，一种半导体电路包括第一逻辑门、第二逻辑门、第一晶体管和第二晶体管、以及第三逻辑门。第一逻辑门接收时钟信号、以及使能信号或扫描使能信号的输入，并且执行第一逻辑运算以将第一输出信号输出到第一节点。第二逻辑门接收第一逻辑门的第一输出信号、时钟信号和第三节点的信号的输入，并且执行第二逻辑运算以将第二输出信号输出到第二节点。第一晶体管和第二晶体管被选通到第二逻辑门的第二输出信号的电压电平，并且彼此串联连接以确定第三节点的值。第三逻辑门接收第二逻辑门的第二输出信号和时钟信号的输入，并执行第三逻辑运算以将第三输出信号输出到第四节点。第三晶体管被选通到时钟信号的电压电平，以电连接第三节点和第四节点。

然而，本公开的方面不限于本文所阐述的方面。通过参考下面给出的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员将变得更加明显。

附图说明

通过参照附图详细描述本公开的示例性实施例，本公开的上述和其他方面和特征将变得更加明显，附图中：

图1是用于说明根据本公开的实施例的半导体电路的电路图；

图2和图3是用于说明根据本公开的实施例的半导体电路的操作的时序图；

图4至图7是用于说明根据本公开的实施例的半导体电路的操作的电路图；

图8是用于说明本发明的另一实施例的半导体电路的电路图。

图9至图12是用于说明根据本公开的另一实施例的半导体电路的操作的电路图；

图13是包括根据本公开的实施例的包括半导体电路的SoC系统的框图；

图14是包括根据本公开的实施例的包括半导体电路的电子系统的框图；以及

图15至图17是根据本公开的一些实施例的半导体电路所应用于的示例性半导体系统。

具体实施方式