[发明专利]半导体装置及其制造方法

说明书

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述方法包括：在衬底上形成图案化的第一掩模层，以定义埋层的位置；以所述第一掩模层为掩模执行第一离子注入，以在所述第一掩模层两侧的衬底中形成彼此间隔开的第一埋层和第二埋层，所述第一埋层和所述第二埋层具有第一导电类型；执行第二离子注入，以在所述第一埋层和第二埋层之间的衬底中形成具有第二导电类型的隔离区，所述第二导电类型与所述第一导电类型相反；在形成所述隔离区之后，去除所述第一掩模层；以及在去除所述第一掩模层之后，在所述衬底上形成半导体层。本申请可以减小衬底的面积预算，并且可以简化工艺流程。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。

背景技术

埋层(buried layer)通常被用来隔离埋层上的区域(例如用于形成器件的半导体层)与埋层下的区域(例如衬底)。为了实现较好的垂直隔离，埋层的掺杂浓度一般比较高。

如果要实现不同埋层之间的隔离，埋层之间的距离必须足够大，否则两个埋层之间可能会连通。因此，衬底的面积预算(area budget)比较大。

发明内容

本申请的一个目的在于减小衬底的面积预算并简化工艺流程。

根据本申请的一方面，提供了一种半导体装置的制造方法，包括：在衬底上形成图案化的第一掩模层，以定义埋层的位置；以所述第一掩模层为掩模执行第一离子注入，以在所述第一掩模层两侧的衬底中形成彼此间隔开的第一埋层和第二埋层，所述第一埋层和所述第二埋层具有第一导电类型；执行第二离子注入，以在所述第一埋层和第二埋层之间的衬底中形成具有第二导电类型的隔离区，所述第二导电类型与所述第一导电类型相反；在形成所述隔离区之后，去除所述第一掩模层；以及在去除所述第一掩模层之后，在所述衬底上形成半导体层。

在一个实施例中，所述第二离子注入还在所述第一埋层下的衬底中形成具有第二导电类型的第一掺杂区；所述第二离子注入还在所述第二埋层下的衬底中形成具有第二导电类型的第二掺杂区。

在一个实施例中，所述方法还包括：在形成所述半导体层之后，执行退火工艺。

在一个实施例中，所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；所述退火工艺使得所述第一埋层和所述第二埋层中的第二杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区。

在一个实施例中，所述退火工艺还使得所述隔离区中的杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述隔离区上的第三扩散区。

在一个实施例中，所述方法还包括：形成第一连接部和第二连接部，所述第一连接部从所述半导体层的表面延伸到所述第一扩散区，所述第二连接部从所述半导体层的表面延伸到所述第二扩散区；以及形成第三连接部，所述第三连接部从所述半导体层的表面延伸到所述第三扩散区；其中，所述第一连接部和所述第二连接部具有第一导电类型，所述第三连接部具有第二导电类型。

在一个实施例中，所述形成第一连接部和第二连接部包括：在所述半导体层上形成图案化的第二掩模层，所述第二掩模层具有露出所述半导体层的一部分的第一开口和第二开口；执行第三离子注入，以对所述第一开口和所述第二开口下的半导体层进行掺杂，从而形成所述第一连接部和所述第二连接部；以及去除所述第二掩模层。

在一个实施例中，所述形成第三连接部包括：在所述半导体层上形成图案化的第三掩模层，所述第三掩模层具有露出所述半导体层的一部分的第三开口；执行第四离子注入，以对所述第三开口下的半导体层进行掺杂，从而形成所述第三连接部；以及去除所述第三掩模层。