[发明专利]非易失性存储器及其写入方法

说明书

本发明公开了一种非易失性存储器及其写入方法。其中，写入方法适用于非易失性存储器，包括：在至少一禁止写入存储器串中的第一侧边存储器单元及第一导通存储器单元间设定至少一第一隔离存储器单元；在第一时间点，断开该至少一第一隔离存储器单元及提供预升压电压到第一侧边存储器单元的字线；在第二时间点导通该至少一第一隔离存储器单元，在第二时间周期中，提供预升电压到该第一导通存储器单元及主要存储器单元的通道；并且在提升电压期间，提供升压电压到该第一导通存储器单元的字线上。

技术领域

本发明属于存储器技术领域，涉及一种非易失性存储器及其写入方法，且特别是有关于一种提升禁止写入存储器串的通道电位的写入方法。

背景技术

针对一多层次(MLC)存储器单元的与非门(NAND)闪存中，已知的技术领域广泛利用局部自升压方法来预防发生写入干扰现象。此种已知的方法是通过断开存储器单元的通道，来局部地对一些禁止写入字符串进行区域升压动作。为了有效地防止禁止写入存储器单元被写入，禁止写入存储器单元应具有足够高的通道电位以降低跨越通道氧化层的电场，从而避免FN(Fowler-Nordheim)隧穿效应的发生。

随着工艺尺寸的缩小，使得寄生电容的增大，进而造成升压比例明显地降低。这样的弱升压状态也与相邻存储器单元的数据形态相关，并且最坏的情况通常是发生在邻近的存储器单元被写入的时候。已知的技术领域提出了几种操作方法来改善此问题，例如针对成对的存储器单元进行写入的机制。但这种机制亦会恶化写入的效能。因此，提供一种可以在没有写入速度损失的情况下，并且可改善提升电位的写入方法，此技术对于工程师而言，是个相当重要的课题。

发明内容

本发明提供一种非易失性存储器及其写入方法，可增加被禁止写入存储器串的通道电压，从而预防写入的干扰。

本发明的非易失性存储器写入方法包括：在至少一禁止写入存储器串中设定在第一侧边存储器单元及第一导通存储器单元间的至少一第一隔离存储器单元；在第一时间点断开该至少一第一隔离存储器单元，并提供预升压电压至第一侧边存储器单元的字线来耦合第一侧边存储器单元的通道电位；在第二时间点导通该至少一第一隔离存储器单元，将预升压电位传输至第一导通存储器单元及主要存储器单元的通道；在升压时间周期期间，提供升压电压到第一导通存储器单元的字线；其中，预升压电压的电压电平不大于升压电压的电压电平。

本发明的非易失性存储器包括存储器单元阵列、X译码器、Y译码器以及存储器控制器。存储器单元阵列包括多个存储器串。X译码器以及Y译码器耦接至存储器单元阵列。存储器控制器耦接至X译码器及Y译码器，并且用以：在至少一禁止写入存储器串中设定在第一侧边存储器单元及第一导通存储器单元间的至少一第一隔离存储器单元；在第一时间点断开该至少一第一隔离存储器单元，并提供预升压电压至第一侧边存储器单元的字线来耦合其通道电位；在第二时间点导通该至少一第一隔离存储器单元，将预升压电位传输至第一导通存储器单元及主要存储器单元的通道；在升压时间周期期间，提供升压电压到第一导通存储器单元的字线；其中，预升压电压的电压电平不大于升压电压的电压电平。

基于上述，本发明提供一预升压电压至一禁止写入存储器串的侧部中的漏极存储器单元与源极存储器单元，然后提供提升电压至导通存储器单元。也就是说，禁止写入存储器单元的通道电位可以通过耦合预升压电压来进行预升压动作，并且当升压电压被提供给导通存储器单元时，禁止写入存储器单元的通道电位可以更进一步的提升。如此一来，对于禁止写入存储器单元的写入干扰，可以有效的被降低，使禁止写入存储器单元可得到良好的遮蔽效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1绘示本发明实施例中的NAND闪存中的存储器串示意图。

图2绘示本发明实施例的非易失性存储器的写入方法的流程图。