[发明专利]半导体装置及其制造方法

说明书

一种半导体装置是包含掺杂半导体层、鳍片结构、源极/漏极区域以及鳍片侧壁。鳍片结构是设置在掺杂半导体层上，且是以p型掺质掺杂。源极/漏极区域是设置在鳍片结构的上部分中。鳍片侧壁是沿着鳍片结构的下部分形成的，并具有p型掺质。

技术领域

本揭露是关于一种半导体装置及其制造方法，特别是关于一种p型金属氧化物半导体鳍式场效晶体管及其制造方法。

背景技术

在半导体集成电路(Integrated Circuit，IC)产业中，IC材料和设计的技术进步，已生产许多世代的IC，且每一世代都比前一代具有较小和更复杂的电路。在IC进化的过程中，功能密度(例如：单位晶片面积的内连接的装置数)通常随着几何尺寸的减少而增加。尺度缩小制程提供了增加生产效率和减少相关成本的效益。尺度缩小制程也增加制造和生产IC的复杂度。

可制造的一种半导体装置为鳍式场效晶体管(Fin Field-Effect Transistors，FinFET)。FinFET中，鳍片状的半导体结构是形成在基材上。接着，形成环绕鳍片结构的栅极元件。除此之外，形成如源极/漏极区域的主动区在相邻于栅极结构的鳍片结构中。因此，栅极元件及源极/漏极区域形成具有通道区的晶体管，前述通道区是延伸至穿过栅极下方的鳍片结构。FinFET装置包含p型(PMOS)晶体管及n型(NMOS)晶体管两者。PMOS装置使用电洞做为电荷载体，而NMOS装置使用电子为电荷载体。由于PMOS晶体管及NMOS晶体管之间的特征差异，对每种形式的晶体管会有不同的设计考量。希望可以增进FinFET晶体管的效率和效能。

发明内容

本揭露的一态样提供一种半导体装置，其是包含掺杂半导体层及设置在掺杂半导体层上的鳍片结构，鳍片结构是被p型掺质掺杂。半导体装置还包含设置在鳍片结构的上部分内的源极/漏极部分以及沿着鳍片结构的下部分形成的鳍片侧壁，鳍片侧壁具有p型掺质。

本揭露的另一态样提供一种半导体装置，其是包含具有上部分及下部分的鳍片结构，以及形成在上部分中的源极/漏极区域，源极/漏极区域包含具有第一浓度的p型掺质。半导体装置还包含位于下部分中且与源极/漏极区域对准的下区域，下区域包含具有第二浓度的p型掺质，第二浓度是小于第一浓度。半导体装置还包含沿着鳍片结构的下部分形成的鳍片侧壁。

本揭露的再一态样提供一种半导体装置的制造方法，方法包含形成鳍片结构在掺杂半导体层上、形成介电侧壁结构在鳍片结构上、形成栅极结构在鳍片结构上、蚀刻侧壁结构的上部分、在鳍片结构上进行等离子掺杂制程，等离子掺杂制程引入掺质至鳍片结构及侧壁结构，及形成源极/漏极区域相邻于栅极结构，以使源极/漏极区域的底部分对应至侧壁结构的顶表面。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I及图1J是绘示根据本揭露一实施例的形成优化的PMOS FinFET装置的方法的连续制程的示意图；

图2是绘示根据本揭露一实施例的优化的PMOS FinFET装置的各种特征；

图3是绘示根据本揭露一实施例的形成优化的PMOS FinFET装置的方法的流程图。

具体实施方式