[发明专利]用于神经网络处理器的浮点乘法器及浮点数乘法

权利要求书

1.一种用于神经网络处理器的浮点乘法器，包括：符号位运算单元，其对输入的两个操作数的符号位进行异或运算以得到这两个操作数的乘积的符号位；阶码运算单元，其对输入的两个操作数的阶码进行加法运算，以得到所述乘积的阶码；尾数运算单元，其对输入的两个操作数的尾数进行匹配以从多个计算模式中选择相应模式来计算所述乘积的尾数；规格化单元，其对自尾数运算单元输出的尾数和自阶码运算单元输出的阶码进行规格化处理，并输出经规格化后的阶码和尾数；

其中，所述多个计算模式包括第一模式、第二模式和第三模式，在第一模式中直接选取其中一个操作数的尾数作为所述乘积的尾数，在第二模式中，分别从这两个操作数的尾数的高位开始截取部分位并在所截取的数的高位处补1，接着对所得到两个数进行乘法运算以得到所述乘积的尾数，在第三模式中，对这两个操作数的尾数进行乘法运算以得到所述乘积的尾数；所述尾数运算单元在输入的两个操作数的尾数高四位相匹配时选择第一模式，否则在这两个操作数的尾数高三位相匹配时选择第二模式，否则选择第三模式；

其中所述尾数运算单元包括模式匹配单元、乘法器和选择器，其中所述模式匹配单元对输入的两个操作数的尾数进行匹配并基于匹配的结果直接输出结果给选择器或指示乘法器进行相应运算；乘法器根据来自模式匹配单元的指示从输入的两个操作数的尾数中选择相应位数进行乘法运算并将结果提供给选择器；选择器根据来自模式匹配单元的选择信号选择将源自模式匹配单元的结果还是源自乘法器的结果作为输出。

2.根据权利要求1所述的浮点乘法器，还包括特殊值判断单元，其判断输入的两个操作数中是否存在特殊值并向阶码运算单元和尾数运算单元发出指示所述判断的结果的特殊值指示信号，以及当判断这两个操作数中存在特殊值时，直接输出预先设定的与所检测的特殊值对应的结果作为这两个操作数的乘积。

3.根据权利要求2所述的浮点乘法器，其中所述阶码运算单元和所述尾数运算单元在收到来自特殊值判断单元指示操作数中存在特殊值的特殊值指示信号时，不再继续进行相关运算。

4.根据权利要求1-3中任一项所述的浮点乘法器，其中从两个操作数尾数所截取的部分位的位数其中M为整数，表示操作数尾数的位数。

5.一种用于神经网络处理器的浮点数乘法，该神经网络处理器包括根据权利要求1-4中任一项所述的浮点乘法器，所述浮点数乘法包括：

步骤a1，由符号位运算单元将待相乘的两个操作数的符号位进行异或运算，得到这两个操作数的乘积的符号位；

步骤a2，由阶码运算单元将这两个操作数的阶码进行加法运算，以得到所述乘积的阶码；

步骤a3，由尾数运算单元判断这两个操作数的尾数高四位是否匹配，如果匹配，则选择其中一个操作数的尾数作为乘积的尾数，跳转至步骤a6，如果不匹配，则继续至步骤a4；

步骤a4，由尾数运算单元判断这两个操作数的尾数高三位是否匹配，如果匹配，则从这两个操作数尾数的高位开始截取部分位并在所截取的数的高位补1，对所得到的数进行乘法运算以得到乘积的尾数，跳转至步骤a6；如果不匹配，则继续步骤a5；

步骤a5，由尾数运算单元对这两个操作数的尾数进行乘法运算以得到乘积的尾数；

步骤a6，由规格化单元对所述乘积的尾数和阶码进行规格化处理，并以所述乘积的符号位、经规格化后的尾数与阶码作为最终输出。

6.根据权利要求5所述的浮点数乘法，在步骤a1-a6之前还包括步骤a0，判断待相乘的两个操作数中是否存在特殊值，若有特殊值，则直接输出预先设定的与所述特殊值对应的结果值作为这两个操作数的乘积，否则继续至步骤a1。

7.根据权利要求6所述的浮点数乘法，在步骤a0中：

如果这两个操作数中存在零值，则直接输出零值；

如果这两个操作数相同且均为浮点表示范围内的最大值或最小值，则直接输出最大值；

如果这两个操作数中一个为最大值且另一个为最小值，则直接输出最小值；

如果这两个操作数中仅存在一个最大值或最小值，则直接输出该最大值或最小值。

8.根据权利要求5-7中任一项所述的浮点数乘法，其中从两个操作数尾数所截取的部分位的位数其中M为整数，表示操作数尾数的位数。