[发明专利]用于大整数运算的向量指令的装置和方法

说明书

本申请公开了用于大整数运算的向量指令的装置和方法。描述了一种装置，该装置包括具有指令执行流水线的半导体芯片，该指令执行流水线具有带有各自的逻辑电路的一个或多个执行单元，用于：a)执行第一指令，该第一指令将第一输入操作数与第二输入操作数相乘并给出结果的低部分，其中第一和第二输入操作数是第一和第二输入向量的相应元素；b)执行第二指令，该第二指令将第一输入操作数与第二输入操作数相乘并给出结果的高部分，其中第一和第二输入操作数是第一和第二输入向量的相应元素；以及c)执行加法指令，其中将加法指令的相加操作的进位项记录在掩码寄存器中。

本发明专利申请是国际申请号为PCT/US2011/067165，国际申请日为2011年12月23日，进入中国国家阶段的申请号为201180075776.4，名称为“用于大整数运算的向量指令的装置和方法”的发明专利申请的分案申请。

背景

技术领域

本发明一般地涉及计算科学，更具体地涉及用于大整数运算的向量指令的装置和方法。

背景技术

图1示出了在半导体芯片上用逻辑电路实现的处理核100的高级图。该处理核包括流水线101。该流水线由各自被设计成在完全执行程序代码指令所需的多步骤过程中执行特定步骤的多个级组成。这些级通常至少包括：1)指令取出和解码；2)数据取出；3)执行；4)写回。执行级对由在先前级(例如在上述步骤1))中所取出和解码的指令所标识并在另一先前级(例如在上述步骤2))中被取出的数据执行由在先前级(例如在上述步骤1))中取出和解码的指令所标识的特定操作。被操作的数据通常是从(通用)寄存器存储空间102中取出的。在该操作完成时所创建的新数据通常也被“写回”寄存器存储空间(例如在上述级4))。

与执行级相关联的逻辑电路通常由多个“执行单元”或“功能单元”103_1至103_N构成，这些单元各自被设计成执行其自身的唯一操作子集(例如，第一功能单元执行整数数学操作，第二功能单元执行浮点指令，第三功能单元执行从高速缓存/存储器的加载操作和/或到高速缓存/存储器的存储操作等等)。由所有这些功能单元执行的所有操作的集合与处理核100所支持的“指令集”相对应。

计算机科学领域中广泛认可两种类型的处理器架构：“标量”和“向量”。标量处理器被设计成执行对单个数据集进行操作的指令，而向量处理器被设计成执行对多个数据集进行操作的指令。图2A和2B呈现了展示标量处理器与向量处理器之间的基本差异的比较示例。

图2A示出标量AND(与)指令的示例，其中单个操作数集A和B一起进行“与”运算以产生单个(或“标量”)结果C(即，AB＝C)。相反，图2B示出向量AND指令的示例，其中两个操作数集A/B和D/E并行地分别一起进行“与”运算以同时产生向量结果C和F(即，A.AND.B＝C以及D.AND.E＝F)。根据术语学，“向量”是具有多个“元素”的数据元素。例如，向量V＝Q,R,S,T,U具有五个不同的元素：Q、R、S、T和U。示例性向量V的“尺寸”是5(因为它具有5个元素)。

图1还示出向量寄存器空间104的存在，该向量寄存器空间104不同于通用寄存器空间102。具体而言，通用寄存器空间102标准地用于存储标量值。这样，当各执行单元中的任一个执行标量操作时，它们标准地使用从通用寄存器存储空间102调用的操作数(并将结果写回通用寄存器存储空间102)。相反，当各执行单元中的任一个执行向量操作时，它们标准地使用从向量寄存器空间107调用的操作数(并将结果写回向量寄存器空间107)。可类似地分配存储器的不同区域以存储标量值和向量值。